soc: add io_mux_reg/struct.h

components/soc/esp32p4/include/soc/io_mux_reg.h

@@ -0,0 +1,493 @@
+/*
+ * SPDX-FileCopyrightText: 2017-2023 Espressif Systems (Shanghai) CO LTD
+ *
+ * SPDX-License-Identifier: Apache-2.0
+ */
+
+#pragma once
+#include "soc.h"
+
+/* The following are the bit fields for PERIPHS_IO_MUX_x_U registers */
+/* Output enable in sleep mode */
+#define SLP_OE (BIT(0))
+#define SLP_OE_M (BIT(0))
+#define SLP_OE_V 1
+#define SLP_OE_S 0
+/* Pin used for wakeup from sleep */
+#define SLP_SEL (BIT(1))
+#define SLP_SEL_M (BIT(1))
+#define SLP_SEL_V 1
+#define SLP_SEL_S 1
+/* Pulldown enable in sleep mode */
+#define SLP_PD (BIT(2))
+#define SLP_PD_M (BIT(2))
+#define SLP_PD_V 1
+#define SLP_PD_S 2
+/* Pullup enable in sleep mode */
+#define SLP_PU (BIT(3))
+#define SLP_PU_M (BIT(3))
+#define SLP_PU_V 1
+#define SLP_PU_S 3
+/* Input enable in sleep mode */
+#define SLP_IE (BIT(4))
+#define SLP_IE_M (BIT(4))
+#define SLP_IE_V 1
+#define SLP_IE_S 4
+/* Drive strength in sleep mode */
+#define SLP_DRV 0x3
+#define SLP_DRV_M (SLP_DRV_V << SLP_DRV_S)
+#define SLP_DRV_V 0x3
+#define SLP_DRV_S 5
+/* Pulldown enable */
+#define FUN_PD (BIT(7))
+#define FUN_PD_M (BIT(7))
+#define FUN_PD_V 1
+#define FUN_PD_S 7
+/* Pullup enable */
+#define FUN_PU (BIT(8))
+#define FUN_PU_M (BIT(8))
+#define FUN_PU_V 1
+#define FUN_PU_S 8
+/* Input enable */
+#define FUN_IE (BIT(9))
+#define FUN_IE_M (FUN_IE_V << FUN_IE_S)
+#define FUN_IE_V 1
+#define FUN_IE_S 9
+/* Drive strength */
+#define FUN_DRV 0x3
+#define FUN_DRV_M (FUN_DRV_V << FUN_DRV_S)
+#define FUN_DRV_V 0x3
+#define FUN_DRV_S 10
+/* Function select (possible values are defined for each pin as FUNC_pinname_function below) */
+#define MCU_SEL 0x7
+#define MCU_SEL_M (MCU_SEL_V << MCU_SEL_S)
+#define MCU_SEL_V 0x7
+#define MCU_SEL_S 12
+
+#define PIN_INPUT_ENABLE(PIN_NAME)               SET_PERI_REG_MASK(PIN_NAME,FUN_IE)
+#define PIN_INPUT_DISABLE(PIN_NAME)              CLEAR_PERI_REG_MASK(PIN_NAME,FUN_IE)
+#define PIN_SET_DRV(PIN_NAME, drv)            REG_SET_FIELD(PIN_NAME, FUN_DRV, (drv));
+#define PIN_PULLUP_DIS(PIN_NAME)                 REG_CLR_BIT(PIN_NAME, FUN_PU)
+#define PIN_PULLUP_EN(PIN_NAME)                  REG_SET_BIT(PIN_NAME, FUN_PU)
+#define PIN_PULLDWN_DIS(PIN_NAME)             REG_CLR_BIT(PIN_NAME, FUN_PD)
+#define PIN_PULLDWN_EN(PIN_NAME)              REG_SET_BIT(PIN_NAME, FUN_PD)
+#define PIN_FUNC_SELECT(PIN_NAME, FUNC)      REG_SET_FIELD(PIN_NAME, MCU_SEL, FUNC)
+
+#define IO_MUX_GPIO0_REG                    PERIPHS_IO_MUX_U_PAD_GPIO0
+#define IO_MUX_GPIO1_REG                    PERIPHS_IO_MUX_U_PAD_GPIO1
+#define IO_MUX_GPIO2_REG                    PERIPHS_IO_MUX_U_PAD_GPIO2
+#define IO_MUX_GPIO3_REG                    PERIPHS_IO_MUX_U_PAD_GPIO3
+#define IO_MUX_GPIO4_REG                    PERIPHS_IO_MUX_U_PAD_GPIO4
+#define IO_MUX_GPIO5_REG                    PERIPHS_IO_MUX_U_PAD_GPIO5
+#define IO_MUX_GPIO6_REG                    PERIPHS_IO_MUX_U_PAD_GPIO6
+#define IO_MUX_GPIO7_REG                    PERIPHS_IO_MUX_U_PAD_GPIO7
+#define IO_MUX_GPIO8_REG                    PERIPHS_IO_MUX_U_PAD_GPIO8
+#define IO_MUX_GPIO9_REG                    PERIPHS_IO_MUX_U_PAD_GPIO9
+#define IO_MUX_GPIO10_REG                   PERIPHS_IO_MUX_U_PAD_GPIO10
+#define IO_MUX_GPIO11_REG                   PERIPHS_IO_MUX_U_PAD_GPIO11
+#define IO_MUX_GPIO12_REG                   PERIPHS_IO_MUX_U_PAD_GPIO12
+#define IO_MUX_GPIO13_REG                   PERIPHS_IO_MUX_U_PAD_GPIO13
+#define IO_MUX_GPIO14_REG                   PERIPHS_IO_MUX_U_PAD_GPIO14
+#define IO_MUX_GPIO15_REG                   PERIPHS_IO_MUX_U_PAD_GPIO15
+#define IO_MUX_GPIO16_REG                   PERIPHS_IO_MUX_U_PAD_GPIO16
+#define IO_MUX_GPIO17_REG                   PERIPHS_IO_MUX_U_PAD_GPIO17
+#define IO_MUX_GPIO18_REG                   PERIPHS_IO_MUX_U_PAD_GPIO18
+#define IO_MUX_GPIO19_REG                   PERIPHS_IO_MUX_U_PAD_GPIO19
+#define IO_MUX_GPIO20_REG                   PERIPHS_IO_MUX_U_PAD_GPIO20
+#define IO_MUX_GPIO21_REG                   PERIPHS_IO_MUX_U_PAD_GPIO21
+#define IO_MUX_GPIO22_REG                   PERIPHS_IO_MUX_U_PAD_GPIO22
+#define IO_MUX_GPIO23_REG                   PERIPHS_IO_MUX_U_PAD_GPIO23
+#define IO_MUX_GPIO24_REG                   PERIPHS_IO_MUX_U_PAD_GPIO24
+#define IO_MUX_GPIO25_REG                   PERIPHS_IO_MUX_U_PAD_GPIO25
+#define IO_MUX_GPIO26_REG                   PERIPHS_IO_MUX_U_PAD_GPIO26
+#define IO_MUX_GPIO27_REG                   PERIPHS_IO_MUX_U_PAD_GPIO27
+#define IO_MUX_GPIO28_REG                   PERIPHS_IO_MUX_U_PAD_GPIO28
+#define IO_MUX_GPIO29_REG                   PERIPHS_IO_MUX_U_PAD_GPIO29
+#define IO_MUX_GPIO30_REG                   PERIPHS_IO_MUX_U_PAD_GPIO30
+#define IO_MUX_GPIO31_REG                   PERIPHS_IO_MUX_U_PAD_GPIO31
+#define IO_MUX_GPIO32_REG                   PERIPHS_IO_MUX_U_PAD_GPIO32
+#define IO_MUX_GPIO33_REG                   PERIPHS_IO_MUX_U_PAD_GPIO33
+#define IO_MUX_GPIO34_REG                   PERIPHS_IO_MUX_U_PAD_GPIO34
+#define IO_MUX_GPIO35_REG                   PERIPHS_IO_MUX_U_PAD_GPIO35
+#define IO_MUX_GPIO36_REG                   PERIPHS_IO_MUX_U_PAD_GPIO36
+#define IO_MUX_GPIO37_REG                   PERIPHS_IO_MUX_U_PAD_GPIO37
+#define IO_MUX_GPIO38_REG                   PERIPHS_IO_MUX_U_PAD_GPIO38
+#define IO_MUX_GPIO39_REG                   PERIPHS_IO_MUX_U_PAD_GPIO39
+#define IO_MUX_GPIO40_REG                   PERIPHS_IO_MUX_U_PAD_GPIO40
+#define IO_MUX_GPIO41_REG                   PERIPHS_IO_MUX_U_PAD_GPIO41
+#define IO_MUX_GPIO42_REG                   PERIPHS_IO_MUX_U_PAD_GPIO42
+#define IO_MUX_GPIO43_REG                   PERIPHS_IO_MUX_U_PAD_GPIO43
+#define IO_MUX_GPIO44_REG                   PERIPHS_IO_MUX_U_PAD_GPIO44
+#define IO_MUX_GPIO45_REG                   PERIPHS_IO_MUX_U_PAD_GPIO45
+#define IO_MUX_GPIO46_REG                   PERIPHS_IO_MUX_U_PAD_GPIO46
+#define IO_MUX_GPIO47_REG                   PERIPHS_IO_MUX_U_PAD_GPIO47
+#define IO_MUX_GPIO48_REG                   PERIPHS_IO_MUX_U_PAD_GPIO48
+#define IO_MUX_GPIO49_REG                   PERIPHS_IO_MUX_U_PAD_GPIO49
+#define IO_MUX_GPIO50_REG                   PERIPHS_IO_MUX_U_PAD_GPIO50
+#define IO_MUX_GPIO51_REG                   PERIPHS_IO_MUX_U_PAD_GPIO51
+#define IO_MUX_GPIO52_REG                   PERIPHS_IO_MUX_U_PAD_GPIO52
+#define IO_MUX_GPIO53_REG                   PERIPHS_IO_MUX_U_PAD_GPIO53
+#define IO_MUX_GPIO54_REG                   PERIPHS_IO_MUX_U_PAD_GPIO54
+#define IO_MUX_GPIO55_REG                   PERIPHS_IO_MUX_U_PAD_GPIO55
+#define IO_MUX_GPIO56_REG                   PERIPHS_IO_MUX_U_PAD_GPIO56
+
+#define FUNC_GPIO_GPIO                              1
+#define PIN_FUNC_GPIO								1
+
+#define GPIO_PAD_PULLUP(num) do{PIN_PULLDWN_DIS(IOMUX_REG_GPIO##num);PIN_PULLUP_EN(IOMUX_REG_GPIO##num);}while(0)
+#define GPIO_PAD_PULLDOWN(num) do{PIN_PULLUP_DIS(IOMUX_REG_GPIO##num);PIN_PULLDWN_EN(IOMUX_REG_GPIO##num);}while(0)
+#define GPIO_PAD_SET_DRV(num, drv) PIN_SET_DRV(IOMUX_REG_GPIO##num, drv)
+
+#define MAX_RTC_GPIO_NUM             15
+#define MAX_PAD_GPIO_NUM             56
+#define MAX_GPIO_NUM                 56
+#define HIGH_IO_HOLD_BIT_SHIFT       32
+
+
+#define REG_IO_MUX_BASE DR_REG_IO_MUX_BASE
+#define PIN_CTRL                          (REG_IO_MUX_BASE +0x00)
+#define PAD_POWER_SEL                               BIT(15)
+#define PAD_POWER_SEL_V                             0x1
+#define PAD_POWER_SEL_M                             BIT(15)
+#define PAD_POWER_SEL_S                             15
+
+#define PAD_POWER_SWITCH_DELAY                      0x7
+#define PAD_POWER_SWITCH_DELAY_V                    0x7
+#define PAD_POWER_SWITCH_DELAY_M                    (PAD_POWER_SWITCH_DELAY_V << PAD_POWER_SWITCH_DELAY_S)
+#define PAD_POWER_SWITCH_DELAY_S                    12
+
+#define CLK_OUT3                                    IO_MUX_CLK_OUT3
+#define CLK_OUT3_V                                  IO_MUX_CLK_OUT3_V
+#define CLK_OUT3_S                                  IO_MUX_CLK_OUT3_S
+#define CLK_OUT3_M                                  IO_MUX_CLK_OUT3_M
+#define CLK_OUT2                                    IO_MUX_CLK_OUT2
+#define CLK_OUT2_V                                  IO_MUX_CLK_OUT2_V
+#define CLK_OUT2_S                                  IO_MUX_CLK_OUT2_S
+#define CLK_OUT2_M                                  IO_MUX_CLK_OUT2_M
+#define CLK_OUT1                                    IO_MUX_CLK_OUT1
+#define CLK_OUT1_V                                  IO_MUX_CLK_OUT1_V
+#define CLK_OUT1_S                                  IO_MUX_CLK_OUT1_S
+#define CLK_OUT1_M                                  IO_MUX_CLK_OUT1_M
+// definitions above are inherited from previous version of code, should double check
+
+// definitions below are generated from pin_txt.csv
+#define PERIPHS_IO_MUX_U_PAD_GPIO0                 (REG_IO_MUX_BASE + 0x4)
+#define FUNC_GPIO0_GPIO0                                                 1
+#define FUNC_GPIO0_GPIO0_0                                               0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO1                 (REG_IO_MUX_BASE + 0x8)
+#define FUNC_GPIO1_GPIO1                                                 1
+#define FUNC_GPIO1_GPIO1_0                                               0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO2                 (REG_IO_MUX_BASE + 0xC)
+#define FUNC_GPIO2_GPIO2                                                 1
+#define FUNC_GPIO2_MTCK                                                  0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO3                (REG_IO_MUX_BASE + 0x10)
+#define FUNC_GPIO3_GPIO3                                                 1
+#define FUNC_GPIO3_MTDI                                                  0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO4                (REG_IO_MUX_BASE + 0x14)
+#define FUNC_GPIO4_GPIO4                                                 1
+#define FUNC_GPIO4_MTMS                                                  0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO5                (REG_IO_MUX_BASE + 0x18)
+#define FUNC_GPIO5_GPIO5                                                 1
+#define FUNC_GPIO5_MTDO                                                  0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO6                (REG_IO_MUX_BASE + 0x1C)
+#define FUNC_GPIO6_SPI2_HOLD_PAD                                         3
+#define FUNC_GPIO6_GPIO6                                                 1
+#define FUNC_GPIO6_GPIO6_0                                               0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO7                (REG_IO_MUX_BASE + 0x20)
+#define FUNC_GPIO7_SPI2_CS_PAD                                           3
+#define FUNC_GPIO7_GPIO7                                                 1
+#define FUNC_GPIO7_GPIO7_0                                               0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO8                (REG_IO_MUX_BASE + 0x24)
+#define FUNC_GPIO8_SPI2_D_PAD                                            3
+#define FUNC_GPIO8_UART0_RTS_PAD                                         2
+#define FUNC_GPIO8_GPIO8                                                 1
+#define FUNC_GPIO8_GPIO8_0                                               0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO9                (REG_IO_MUX_BASE + 0x28)
+#define FUNC_GPIO9_SPI2_CK_PAD                                           3
+#define FUNC_GPIO9_UART0_CTS_PAD                                         2
+#define FUNC_GPIO9_GPIO9                                                 1
+#define FUNC_GPIO9_GPIO9_0                                               0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO10               (REG_IO_MUX_BASE + 0x2C)
+#define FUNC_GPIO10_SPI2_Q_PAD                                           3
+#define FUNC_GPIO10_UART1_TXD_PAD                                        2
+#define FUNC_GPIO10_GPIO10                                               1
+#define FUNC_GPIO10_GPIO10_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO11               (REG_IO_MUX_BASE + 0x30)
+#define FUNC_GPIO11_SPI2_WP_PAD                                          3
+#define FUNC_GPIO11_UART1_RXD_PAD                                        2
+#define FUNC_GPIO11_GPIO11                                               1
+#define FUNC_GPIO11_GPIO11_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO12               (REG_IO_MUX_BASE + 0x34)
+#define FUNC_GPIO12_UART1_RTS_PAD                                        2
+#define FUNC_GPIO12_GPIO12                                               1
+#define FUNC_GPIO12_GPIO12_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO13               (REG_IO_MUX_BASE + 0x38)
+#define FUNC_GPIO13_UART1_CTS_PAD                                        2
+#define FUNC_GPIO13_GPIO13                                               1
+#define FUNC_GPIO13_GPIO13_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO14               (REG_IO_MUX_BASE + 0x3C)
+#define FUNC_GPIO14_GPIO14                                               1
+#define FUNC_GPIO14_GPIO14_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO15               (REG_IO_MUX_BASE + 0x40)
+#define FUNC_GPIO15_GPIO15                                               1
+#define FUNC_GPIO15_GPIO15_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO16               (REG_IO_MUX_BASE + 0x44)
+#define FUNC_GPIO16_GPIO16                                               1
+#define FUNC_GPIO16_GPIO16_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO17               (REG_IO_MUX_BASE + 0x48)
+#define FUNC_GPIO17_GPIO17                                               1
+#define FUNC_GPIO17_GPIO17_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO18               (REG_IO_MUX_BASE + 0x4C)
+#define FUNC_GPIO18_GPIO18                                               1
+#define FUNC_GPIO18_GPIO18_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO19               (REG_IO_MUX_BASE + 0x50)
+#define FUNC_GPIO19_GPIO19                                               1
+#define FUNC_GPIO19_GPIO19_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO20               (REG_IO_MUX_BASE + 0x54)
+#define FUNC_GPIO20_GPIO20                                               1
+#define FUNC_GPIO20_GPIO20_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO21               (REG_IO_MUX_BASE + 0x58)
+#define FUNC_GPIO21_GPIO21                                               1
+#define FUNC_GPIO21_GPIO21_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO22               (REG_IO_MUX_BASE + 0x5C)
+#define FUNC_GPIO22_DBG_PSRAM_CK_PAD                                     4
+#define FUNC_GPIO22_GPIO22                                               1
+#define FUNC_GPIO22_GPIO22_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO23               (REG_IO_MUX_BASE + 0x60)
+#define FUNC_GPIO23_DBG_PSRAM_CS_PAD                                     4
+#define FUNC_GPIO23_REF_50M_CLK_PAD                                      3
+#define FUNC_GPIO23_GPIO23                                               1
+#define FUNC_GPIO23_GPIO23_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO24               (REG_IO_MUX_BASE + 0x64)
+#define FUNC_GPIO24_GPIO24                                               1
+#define FUNC_GPIO24_GPIO24_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO25               (REG_IO_MUX_BASE + 0x68)
+#define FUNC_GPIO25_GPIO25                                               1
+#define FUNC_GPIO25_GPIO25_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO26               (REG_IO_MUX_BASE + 0x6C)
+#define FUNC_GPIO26_GPIO26                                               1
+#define FUNC_GPIO26_GPIO26_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO27               (REG_IO_MUX_BASE + 0x70)
+#define FUNC_GPIO27_GPIO27                                               1
+#define FUNC_GPIO27_GPIO27_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO28               (REG_IO_MUX_BASE + 0x74)
+#define FUNC_GPIO28_DBG_PSRAM_D_PAD                                      4
+#define FUNC_GPIO28_GMAC_PHY_RXDV_PAD                                    3
+#define FUNC_GPIO28_SPI2_CS_PAD                                          2
+#define FUNC_GPIO28_GPIO28                                               1
+#define FUNC_GPIO28_GPIO28_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO29               (REG_IO_MUX_BASE + 0x78)
+#define FUNC_GPIO29_DBG_PSRAM_Q_PAD                                      4
+#define FUNC_GPIO29_GMAC_PHY_RXD0_PAD                                    3
+#define FUNC_GPIO29_SPI2_D_PAD                                           2
+#define FUNC_GPIO29_GPIO29                                               1
+#define FUNC_GPIO29_GPIO29_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO30               (REG_IO_MUX_BASE + 0x7C)
+#define FUNC_GPIO30_DBG_PSRAM_WP_PAD                                     4
+#define FUNC_GPIO30_GMAC_PHY_RXD1_PAD                                    3
+#define FUNC_GPIO30_SPI2_CK_PAD                                          2
+#define FUNC_GPIO30_GPIO30                                               1
+#define FUNC_GPIO30_GPIO30_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO31               (REG_IO_MUX_BASE + 0x80)
+#define FUNC_GPIO31_DBG_PSRAM_HOLD_PAD                                   4
+#define FUNC_GPIO31_GMAC_PHY_RXER_PAD                                    3
+#define FUNC_GPIO31_SPI2_Q_PAD                                           2
+#define FUNC_GPIO31_GPIO31                                               1
+#define FUNC_GPIO31_GPIO31_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO32               (REG_IO_MUX_BASE + 0x84)
+#define FUNC_GPIO32_DBG_PSRAM_DQ4_PAD                                    4
+#define FUNC_GPIO32_GMAC_RMII_CLK_PAD                                    3
+#define FUNC_GPIO32_SPI2_HOLD_PAD                                        2
+#define FUNC_GPIO32_GPIO32                                               1
+#define FUNC_GPIO32_GPIO32_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO33               (REG_IO_MUX_BASE + 0x88)
+#define FUNC_GPIO33_DBG_PSRAM_DQ5_PAD                                    4
+#define FUNC_GPIO33_GMAC_PHY_TXEN_PAD                                    3
+#define FUNC_GPIO33_SPI2_WP_PAD                                          2
+#define FUNC_GPIO33_GPIO33                                               1
+#define FUNC_GPIO33_GPIO33_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO34               (REG_IO_MUX_BASE + 0x8C)
+#define FUNC_GPIO34_DBG_PSRAM_DQ6_PAD                                    4
+#define FUNC_GPIO34_GMAC_PHY_TXD0_PAD                                    3
+#define FUNC_GPIO34_SPI2_IO4_PAD                                         2
+#define FUNC_GPIO34_GPIO34                                               1
+#define FUNC_GPIO34_GPIO34_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO35               (REG_IO_MUX_BASE + 0x90)
+#define FUNC_GPIO35_DBG_PSRAM_DQ7_PAD                                    4
+#define FUNC_GPIO35_GMAC_PHY_TXD1_PAD                                    3
+#define FUNC_GPIO35_SPI2_IO5_PAD                                         2
+#define FUNC_GPIO35_GPIO35                                               1
+#define FUNC_GPIO35_GPIO35_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO36               (REG_IO_MUX_BASE + 0x94)
+#define FUNC_GPIO36_DBG_PSRAM_DQS_0_PAD                                  4
+#define FUNC_GPIO36_GMAC_PHY_TXER_PAD                                    3
+#define FUNC_GPIO36_SPI2_IO6_PAD                                         2
+#define FUNC_GPIO36_GPIO36                                               1
+#define FUNC_GPIO36_GPIO36_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO37               (REG_IO_MUX_BASE + 0x98)
+#define FUNC_GPIO37_SPI2_IO7_PAD                                         2
+#define FUNC_GPIO37_GPIO37                                               1
+#define FUNC_GPIO37_UART0_TXD_PAD                                        0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO38               (REG_IO_MUX_BASE + 0x9C)
+#define FUNC_GPIO38_SPI2_DQS_PAD                                         2
+#define FUNC_GPIO38_GPIO38                                               1
+#define FUNC_GPIO38_UART0_RXD_PAD                                        0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO39               (REG_IO_MUX_BASE + 0xA0)
+#define FUNC_GPIO39_DBG_PSRAM_DQ8_PAD                                    4
+#define FUNC_GPIO39_REF_50M_CLK_PAD                                      3
+#define FUNC_GPIO39_BIST_PAD                                             2
+#define FUNC_GPIO39_GPIO39                                               1
+#define FUNC_GPIO39_SD1_CDATA0_PAD                                       0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO40               (REG_IO_MUX_BASE + 0xA4)
+#define FUNC_GPIO40_DBG_PSRAM_DQ9_PAD                                    4
+#define FUNC_GPIO40_GMAC_PHY_TXEN_PAD                                    3
+#define FUNC_GPIO40_BIST_PAD                                             2
+#define FUNC_GPIO40_GPIO40                                               1
+#define FUNC_GPIO40_SD1_CDATA1_PAD                                       0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO41               (REG_IO_MUX_BASE + 0xA8)
+#define FUNC_GPIO41_DBG_PSRAM_DQ10_PAD                                   4
+#define FUNC_GPIO41_GMAC_PHY_TXD0_PAD                                    3
+#define FUNC_GPIO41_BIST_PAD                                             2
+#define FUNC_GPIO41_GPIO41                                               1
+#define FUNC_GPIO41_SD1_CDATA2_PAD                                       0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO42               (REG_IO_MUX_BASE + 0xAC)
+#define FUNC_GPIO42_DBG_PSRAM_DQ11_PAD                                   4
+#define FUNC_GPIO42_GMAC_PHY_TXD1_PAD                                    3
+#define FUNC_GPIO42_BIST_PAD                                             2
+#define FUNC_GPIO42_GPIO42                                               1
+#define FUNC_GPIO42_SD1_CDATA3_PAD                                       0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO43               (REG_IO_MUX_BASE + 0xB0)
+#define FUNC_GPIO43_DBG_PSRAM_DQ12_PAD                                   4
+#define FUNC_GPIO43_GMAC_PHY_TXER_PAD                                    3
+#define FUNC_GPIO43_BIST_PAD                                             2
+#define FUNC_GPIO43_GPIO43                                               1
+#define FUNC_GPIO43_SD1_CCLK_PAD                                         0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO44               (REG_IO_MUX_BASE + 0xB4)
+#define FUNC_GPIO44_DBG_PSRAM_DQ13_PAD                                   4
+#define FUNC_GPIO44_GMAC_RMII_CLK_PAD                                    3
+#define FUNC_GPIO44_BIST_PAD                                             2
+#define FUNC_GPIO44_GPIO44                                               1
+#define FUNC_GPIO44_SD1_CCMD_PAD                                         0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO45               (REG_IO_MUX_BASE + 0xB8)
+#define FUNC_GPIO45_DBG_PSRAM_DQ14_PAD                                   4
+#define FUNC_GPIO45_GMAC_PHY_RXDV_PAD                                    3
+#define FUNC_GPIO45_BIST_PAD                                             2
+#define FUNC_GPIO45_GPIO45                                               1
+#define FUNC_GPIO45_SD1_CDATA4_PAD                                       0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO46               (REG_IO_MUX_BASE + 0xBC)
+#define FUNC_GPIO46_DBG_PSRAM_DQ15_PAD                                   4
+#define FUNC_GPIO46_GMAC_PHY_RXD0_PAD                                    3
+#define FUNC_GPIO46_BIST_PAD                                             2
+#define FUNC_GPIO46_GPIO46                                               1
+#define FUNC_GPIO46_SD1_CDATA5_PAD                                       0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO47               (REG_IO_MUX_BASE + 0xC0)
+#define FUNC_GPIO47_DBG_PSRAM_DQS_1_PAD                                  4
+#define FUNC_GPIO47_GMAC_PHY_RXD1_PAD                                    3
+#define FUNC_GPIO47_BIST_PAD                                             2
+#define FUNC_GPIO47_GPIO47                                               1
+#define FUNC_GPIO47_SD1_CDATA6_PAD                                       0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO48               (REG_IO_MUX_BASE + 0xC4)
+#define FUNC_GPIO48_GMAC_PHY_RXER_PAD                                    3
+#define FUNC_GPIO48_BIST_PAD                                             2
+#define FUNC_GPIO48_GPIO48                                               1
+#define FUNC_GPIO48_SD1_CDATA7_PAD                                       0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO49               (REG_IO_MUX_BASE + 0xC8)
+#define FUNC_GPIO49_DBG_FLASH_CS_PAD                                      4
+#define FUNC_GPIO49_GMAC_PHY_TXEN_PAD                                    3
+#define FUNC_GPIO49_GPIO49                                               1
+#define FUNC_GPIO49_GPIO49_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO50               (REG_IO_MUX_BASE + 0xCC)
+#define FUNC_GPIO50_DBG_FLASH_Q_PAD                                       4
+#define FUNC_GPIO50_GMAC_RMII_CLK_PAD                                    3
+#define FUNC_GPIO50_GPIO50                                               1
+#define FUNC_GPIO50_GPIO50_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO51               (REG_IO_MUX_BASE + 0xD0)
+#define FUNC_GPIO51_DBG_FLASH_WP_PAD                                     4
+#define FUNC_GPIO51_GMAC_PHY_RXDV_PAD                                    3
+#define FUNC_GPIO51_GPIO51                                               1
+#define FUNC_GPIO51_GPIO51_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO52               (REG_IO_MUX_BASE + 0xD4)
+#define FUNC_GPIO52_DBG_FLASH_HOLD_PAD                                   4
+#define FUNC_GPIO52_GMAC_PHY_RXD0_PAD                                    3
+#define FUNC_GPIO52_GPIO52                                               1
+#define FUNC_GPIO52_GPIO52_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO53               (REG_IO_MUX_BASE + 0xD8)
+#define FUNC_GPIO53_DBG_FLASH_CK_PAD                                      4
+#define FUNC_GPIO53_GMAC_PHY_RXD1_PAD                                    3
+#define FUNC_GPIO53_GPIO53                                               1
+#define FUNC_GPIO53_GPIO53_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO54               (REG_IO_MUX_BASE + 0xDC)
+#define FUNC_GPIO54_DBG_FLASH_D_PAD                                       4
+#define FUNC_GPIO54_GMAC_PHY_RXER_PAD                                    3
+#define FUNC_GPIO54_GPIO54                                               1
+#define FUNC_GPIO54_GPIO54_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO55               (REG_IO_MUX_BASE + 0xE0)
+#define FUNC_GPIO55_GPIO55                                               1
+#define FUNC_GPIO55_GPIO55_0                                             0
+
+#define PERIPHS_IO_MUX_U_PAD_GPIO56               (REG_IO_MUX_BASE + 0xE4)
+#define FUNC_GPIO56_GPIO56                                               1
+#define FUNC_GPIO56_GPIO56_0                                             0
+
+#define IO_MUX_DATE_REG          (REG_IO_MUX_BASE + 0x104)
+/* IO_MUX_DATE : R/W ;bitpos:[27:0] ;default: 27'h0201222 ; */
+/*description: csv date.*/
+#define IO_MUX_DATE    0x0FFFFFFF
+#define IO_MUX_DATE_M  ((IO_MUX_DATE_V)<<(IO_MUX_DATE_S))
+#define IO_MUX_DATE_V  0xFFFFFFF
+#define IO_MUX_DATE_S  0

components/soc/esp32p4/include/soc/io_mux_struct.h

@@ -0,0 +1,54 @@
+/*
+ * SPDX-FileCopyrightText: 2023 Espressif Systems (Shanghai) CO LTD
+ *
+ * SPDX-License-Identifier: Apache-2.0
+ */
+#pragma once
+
+#include <stdint.h>
+#ifdef __cplusplus
+extern "C" {
+#endif
+
+
+typedef volatile struct iomux_dev_s {
+    uint32_t reserved_0;
+    union {
+        struct {
+            uint32_t mcu_oe                        :    1;  /*output enable on sleep mode*/
+            uint32_t slp_sel                       :    1;  /*io sleep mode enable. set 1 to enable sleep mode.*/
+            uint32_t mcu_wpd                       :    1;  /*pull-down enable on sleep mode*/
+            uint32_t mcu_wpu                       :    1;  /*pull-up enable on sleep mode*/
+            uint32_t mcu_ie                        :    1;  /*input enable on sleep mode*/
+            uint32_t mcu_drv                       :    2;  /*select drive strenth on sleep mode*/
+            uint32_t fun_wpd                       :    1;  /*pull-down enable*/
+            uint32_t fun_wpu                       :    1;  /*pull-up enable*/
+            uint32_t fun_ie                        :    1;  /*input enable*/
+            uint32_t fun_drv                       :    2;  /*select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA*/
+            uint32_t mcu_sel                       :    3;  /*0:select function0, 1:select function1 ...*/
+            uint32_t filter_en                     :    1;  /*input filter enable*/
+            uint32_t reserved16                    :    16;
+        };
+        uint32_t val;
+    } gpio[57];
+    uint32_t reserved_e8;
+    uint32_t reserved_ec;
+    uint32_t reserved_f0;
+    uint32_t reserved_f4;
+    uint32_t reserved_f8;
+    uint32_t reserved_fc;
+    uint32_t reserved_100;
+    union {
+        struct {
+            uint32_t reg_date                      :    28;  /*csv date*/
+            uint32_t reserved28                    :    4;
+        };
+        uint32_t val;
+    } io_mux_date;
+} iomux_dev_t;
+
+extern iomux_dev_t IOMUX;
+
+#ifdef __cplusplus
+}
+#endif

components/soc/esp32p4/include/soc/iomux_reg.h

@@ -1,5143 +0,0 @@
-/**
- * SPDX-FileCopyrightText: 2023 Espressif Systems (Shanghai) CO LTD
- *
- *  SPDX-License-Identifier: Apache-2.0
- */
-#pragma once
-
-#include <stdint.h>
-#include "soc/soc.h"
-#ifdef __cplusplus
-extern "C" {
-#endif
-
-/** IO_MUX_gpio0_REG register
- *  iomux control register for gpio0
- */
-#define IO_MUX_GPIO0_REG (DR_REG_IO_MUX_BASE + 0x4)
-/** IO_MUX_GPIO0_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO0_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO0_MCU_OE_M  (IO_MUX_GPIO0_MCU_OE_V << IO_MUX_GPIO0_MCU_OE_S)
-#define IO_MUX_GPIO0_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO0_MCU_OE_S  0
-/** IO_MUX_GPIO0_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO0_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO0_SLP_SEL_M  (IO_MUX_GPIO0_SLP_SEL_V << IO_MUX_GPIO0_SLP_SEL_S)
-#define IO_MUX_GPIO0_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO0_SLP_SEL_S  1
-/** IO_MUX_GPIO0_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO0_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO0_MCU_WPD_M  (IO_MUX_GPIO0_MCU_WPD_V << IO_MUX_GPIO0_MCU_WPD_S)
-#define IO_MUX_GPIO0_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO0_MCU_WPD_S  2
-/** IO_MUX_GPIO0_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO0_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO0_MCU_WPU_M  (IO_MUX_GPIO0_MCU_WPU_V << IO_MUX_GPIO0_MCU_WPU_S)
-#define IO_MUX_GPIO0_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO0_MCU_WPU_S  3
-/** IO_MUX_GPIO0_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO0_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO0_MCU_IE_M  (IO_MUX_GPIO0_MCU_IE_V << IO_MUX_GPIO0_MCU_IE_S)
-#define IO_MUX_GPIO0_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO0_MCU_IE_S  4
-/** IO_MUX_GPIO0_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO0_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO0_MCU_DRV_M  (IO_MUX_GPIO0_MCU_DRV_V << IO_MUX_GPIO0_MCU_DRV_S)
-#define IO_MUX_GPIO0_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO0_MCU_DRV_S  5
-/** IO_MUX_GPIO0_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO0_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO0_FUN_WPD_M  (IO_MUX_GPIO0_FUN_WPD_V << IO_MUX_GPIO0_FUN_WPD_S)
-#define IO_MUX_GPIO0_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO0_FUN_WPD_S  7
-/** IO_MUX_GPIO0_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO0_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO0_FUN_WPU_M  (IO_MUX_GPIO0_FUN_WPU_V << IO_MUX_GPIO0_FUN_WPU_S)
-#define IO_MUX_GPIO0_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO0_FUN_WPU_S  8
-/** IO_MUX_GPIO0_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO0_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO0_FUN_IE_M  (IO_MUX_GPIO0_FUN_IE_V << IO_MUX_GPIO0_FUN_IE_S)
-#define IO_MUX_GPIO0_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO0_FUN_IE_S  9
-/** IO_MUX_GPIO0_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO0_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO0_FUN_DRV_M  (IO_MUX_GPIO0_FUN_DRV_V << IO_MUX_GPIO0_FUN_DRV_S)
-#define IO_MUX_GPIO0_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO0_FUN_DRV_S  10
-/** IO_MUX_GPIO0_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO0_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO0_MCU_SEL_M  (IO_MUX_GPIO0_MCU_SEL_V << IO_MUX_GPIO0_MCU_SEL_S)
-#define IO_MUX_GPIO0_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO0_MCU_SEL_S  12
-/** IO_MUX_GPIO0_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO0_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO0_FILTER_EN_M  (IO_MUX_GPIO0_FILTER_EN_V << IO_MUX_GPIO0_FILTER_EN_S)
-#define IO_MUX_GPIO0_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO0_FILTER_EN_S  15
-
-/** IO_MUX_gpio1_REG register
- *  iomux control register for gpio1
- */
-#define IO_MUX_GPIO1_REG (DR_REG_IO_MUX_BASE + 0x8)
-/** IO_MUX_GPIO1_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO1_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO1_MCU_OE_M  (IO_MUX_GPIO1_MCU_OE_V << IO_MUX_GPIO1_MCU_OE_S)
-#define IO_MUX_GPIO1_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO1_MCU_OE_S  0
-/** IO_MUX_GPIO1_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO1_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO1_SLP_SEL_M  (IO_MUX_GPIO1_SLP_SEL_V << IO_MUX_GPIO1_SLP_SEL_S)
-#define IO_MUX_GPIO1_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO1_SLP_SEL_S  1
-/** IO_MUX_GPIO1_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO1_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO1_MCU_WPD_M  (IO_MUX_GPIO1_MCU_WPD_V << IO_MUX_GPIO1_MCU_WPD_S)
-#define IO_MUX_GPIO1_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO1_MCU_WPD_S  2
-/** IO_MUX_GPIO1_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO1_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO1_MCU_WPU_M  (IO_MUX_GPIO1_MCU_WPU_V << IO_MUX_GPIO1_MCU_WPU_S)
-#define IO_MUX_GPIO1_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO1_MCU_WPU_S  3
-/** IO_MUX_GPIO1_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO1_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO1_MCU_IE_M  (IO_MUX_GPIO1_MCU_IE_V << IO_MUX_GPIO1_MCU_IE_S)
-#define IO_MUX_GPIO1_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO1_MCU_IE_S  4
-/** IO_MUX_GPIO1_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO1_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO1_MCU_DRV_M  (IO_MUX_GPIO1_MCU_DRV_V << IO_MUX_GPIO1_MCU_DRV_S)
-#define IO_MUX_GPIO1_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO1_MCU_DRV_S  5
-/** IO_MUX_GPIO1_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO1_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO1_FUN_WPD_M  (IO_MUX_GPIO1_FUN_WPD_V << IO_MUX_GPIO1_FUN_WPD_S)
-#define IO_MUX_GPIO1_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO1_FUN_WPD_S  7
-/** IO_MUX_GPIO1_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO1_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO1_FUN_WPU_M  (IO_MUX_GPIO1_FUN_WPU_V << IO_MUX_GPIO1_FUN_WPU_S)
-#define IO_MUX_GPIO1_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO1_FUN_WPU_S  8
-/** IO_MUX_GPIO1_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO1_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO1_FUN_IE_M  (IO_MUX_GPIO1_FUN_IE_V << IO_MUX_GPIO1_FUN_IE_S)
-#define IO_MUX_GPIO1_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO1_FUN_IE_S  9
-/** IO_MUX_GPIO1_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO1_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO1_FUN_DRV_M  (IO_MUX_GPIO1_FUN_DRV_V << IO_MUX_GPIO1_FUN_DRV_S)
-#define IO_MUX_GPIO1_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO1_FUN_DRV_S  10
-/** IO_MUX_GPIO1_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO1_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO1_MCU_SEL_M  (IO_MUX_GPIO1_MCU_SEL_V << IO_MUX_GPIO1_MCU_SEL_S)
-#define IO_MUX_GPIO1_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO1_MCU_SEL_S  12
-/** IO_MUX_GPIO1_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO1_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO1_FILTER_EN_M  (IO_MUX_GPIO1_FILTER_EN_V << IO_MUX_GPIO1_FILTER_EN_S)
-#define IO_MUX_GPIO1_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO1_FILTER_EN_S  15
-
-/** IO_MUX_gpio2_REG register
- *  iomux control register for gpio2
- */
-#define IO_MUX_GPIO2_REG (DR_REG_IO_MUX_BASE + 0xc)
-/** IO_MUX_GPIO2_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO2_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO2_MCU_OE_M  (IO_MUX_GPIO2_MCU_OE_V << IO_MUX_GPIO2_MCU_OE_S)
-#define IO_MUX_GPIO2_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO2_MCU_OE_S  0
-/** IO_MUX_GPIO2_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO2_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO2_SLP_SEL_M  (IO_MUX_GPIO2_SLP_SEL_V << IO_MUX_GPIO2_SLP_SEL_S)
-#define IO_MUX_GPIO2_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO2_SLP_SEL_S  1
-/** IO_MUX_GPIO2_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO2_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO2_MCU_WPD_M  (IO_MUX_GPIO2_MCU_WPD_V << IO_MUX_GPIO2_MCU_WPD_S)
-#define IO_MUX_GPIO2_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO2_MCU_WPD_S  2
-/** IO_MUX_GPIO2_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO2_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO2_MCU_WPU_M  (IO_MUX_GPIO2_MCU_WPU_V << IO_MUX_GPIO2_MCU_WPU_S)
-#define IO_MUX_GPIO2_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO2_MCU_WPU_S  3
-/** IO_MUX_GPIO2_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO2_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO2_MCU_IE_M  (IO_MUX_GPIO2_MCU_IE_V << IO_MUX_GPIO2_MCU_IE_S)
-#define IO_MUX_GPIO2_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO2_MCU_IE_S  4
-/** IO_MUX_GPIO2_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO2_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO2_MCU_DRV_M  (IO_MUX_GPIO2_MCU_DRV_V << IO_MUX_GPIO2_MCU_DRV_S)
-#define IO_MUX_GPIO2_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO2_MCU_DRV_S  5
-/** IO_MUX_GPIO2_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO2_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO2_FUN_WPD_M  (IO_MUX_GPIO2_FUN_WPD_V << IO_MUX_GPIO2_FUN_WPD_S)
-#define IO_MUX_GPIO2_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO2_FUN_WPD_S  7
-/** IO_MUX_GPIO2_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO2_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO2_FUN_WPU_M  (IO_MUX_GPIO2_FUN_WPU_V << IO_MUX_GPIO2_FUN_WPU_S)
-#define IO_MUX_GPIO2_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO2_FUN_WPU_S  8
-/** IO_MUX_GPIO2_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO2_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO2_FUN_IE_M  (IO_MUX_GPIO2_FUN_IE_V << IO_MUX_GPIO2_FUN_IE_S)
-#define IO_MUX_GPIO2_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO2_FUN_IE_S  9
-/** IO_MUX_GPIO2_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO2_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO2_FUN_DRV_M  (IO_MUX_GPIO2_FUN_DRV_V << IO_MUX_GPIO2_FUN_DRV_S)
-#define IO_MUX_GPIO2_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO2_FUN_DRV_S  10
-/** IO_MUX_GPIO2_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO2_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO2_MCU_SEL_M  (IO_MUX_GPIO2_MCU_SEL_V << IO_MUX_GPIO2_MCU_SEL_S)
-#define IO_MUX_GPIO2_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO2_MCU_SEL_S  12
-/** IO_MUX_GPIO2_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO2_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO2_FILTER_EN_M  (IO_MUX_GPIO2_FILTER_EN_V << IO_MUX_GPIO2_FILTER_EN_S)
-#define IO_MUX_GPIO2_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO2_FILTER_EN_S  15
-
-/** IO_MUX_gpio3_REG register
- *  iomux control register for gpio3
- */
-#define IO_MUX_GPIO3_REG (DR_REG_IO_MUX_BASE + 0x10)
-/** IO_MUX_GPIO3_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO3_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO3_MCU_OE_M  (IO_MUX_GPIO3_MCU_OE_V << IO_MUX_GPIO3_MCU_OE_S)
-#define IO_MUX_GPIO3_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO3_MCU_OE_S  0
-/** IO_MUX_GPIO3_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO3_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO3_SLP_SEL_M  (IO_MUX_GPIO3_SLP_SEL_V << IO_MUX_GPIO3_SLP_SEL_S)
-#define IO_MUX_GPIO3_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO3_SLP_SEL_S  1
-/** IO_MUX_GPIO3_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO3_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO3_MCU_WPD_M  (IO_MUX_GPIO3_MCU_WPD_V << IO_MUX_GPIO3_MCU_WPD_S)
-#define IO_MUX_GPIO3_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO3_MCU_WPD_S  2
-/** IO_MUX_GPIO3_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO3_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO3_MCU_WPU_M  (IO_MUX_GPIO3_MCU_WPU_V << IO_MUX_GPIO3_MCU_WPU_S)
-#define IO_MUX_GPIO3_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO3_MCU_WPU_S  3
-/** IO_MUX_GPIO3_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO3_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO3_MCU_IE_M  (IO_MUX_GPIO3_MCU_IE_V << IO_MUX_GPIO3_MCU_IE_S)
-#define IO_MUX_GPIO3_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO3_MCU_IE_S  4
-/** IO_MUX_GPIO3_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO3_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO3_MCU_DRV_M  (IO_MUX_GPIO3_MCU_DRV_V << IO_MUX_GPIO3_MCU_DRV_S)
-#define IO_MUX_GPIO3_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO3_MCU_DRV_S  5
-/** IO_MUX_GPIO3_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO3_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO3_FUN_WPD_M  (IO_MUX_GPIO3_FUN_WPD_V << IO_MUX_GPIO3_FUN_WPD_S)
-#define IO_MUX_GPIO3_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO3_FUN_WPD_S  7
-/** IO_MUX_GPIO3_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO3_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO3_FUN_WPU_M  (IO_MUX_GPIO3_FUN_WPU_V << IO_MUX_GPIO3_FUN_WPU_S)
-#define IO_MUX_GPIO3_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO3_FUN_WPU_S  8
-/** IO_MUX_GPIO3_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO3_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO3_FUN_IE_M  (IO_MUX_GPIO3_FUN_IE_V << IO_MUX_GPIO3_FUN_IE_S)
-#define IO_MUX_GPIO3_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO3_FUN_IE_S  9
-/** IO_MUX_GPIO3_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO3_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO3_FUN_DRV_M  (IO_MUX_GPIO3_FUN_DRV_V << IO_MUX_GPIO3_FUN_DRV_S)
-#define IO_MUX_GPIO3_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO3_FUN_DRV_S  10
-/** IO_MUX_GPIO3_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO3_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO3_MCU_SEL_M  (IO_MUX_GPIO3_MCU_SEL_V << IO_MUX_GPIO3_MCU_SEL_S)
-#define IO_MUX_GPIO3_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO3_MCU_SEL_S  12
-/** IO_MUX_GPIO3_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO3_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO3_FILTER_EN_M  (IO_MUX_GPIO3_FILTER_EN_V << IO_MUX_GPIO3_FILTER_EN_S)
-#define IO_MUX_GPIO3_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO3_FILTER_EN_S  15
-
-/** IO_MUX_gpio4_REG register
- *  iomux control register for gpio4
- */
-#define IO_MUX_GPIO4_REG (DR_REG_IO_MUX_BASE + 0x14)
-/** IO_MUX_GPIO4_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO4_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO4_MCU_OE_M  (IO_MUX_GPIO4_MCU_OE_V << IO_MUX_GPIO4_MCU_OE_S)
-#define IO_MUX_GPIO4_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO4_MCU_OE_S  0
-/** IO_MUX_GPIO4_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO4_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO4_SLP_SEL_M  (IO_MUX_GPIO4_SLP_SEL_V << IO_MUX_GPIO4_SLP_SEL_S)
-#define IO_MUX_GPIO4_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO4_SLP_SEL_S  1
-/** IO_MUX_GPIO4_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO4_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO4_MCU_WPD_M  (IO_MUX_GPIO4_MCU_WPD_V << IO_MUX_GPIO4_MCU_WPD_S)
-#define IO_MUX_GPIO4_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO4_MCU_WPD_S  2
-/** IO_MUX_GPIO4_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO4_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO4_MCU_WPU_M  (IO_MUX_GPIO4_MCU_WPU_V << IO_MUX_GPIO4_MCU_WPU_S)
-#define IO_MUX_GPIO4_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO4_MCU_WPU_S  3
-/** IO_MUX_GPIO4_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO4_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO4_MCU_IE_M  (IO_MUX_GPIO4_MCU_IE_V << IO_MUX_GPIO4_MCU_IE_S)
-#define IO_MUX_GPIO4_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO4_MCU_IE_S  4
-/** IO_MUX_GPIO4_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO4_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO4_MCU_DRV_M  (IO_MUX_GPIO4_MCU_DRV_V << IO_MUX_GPIO4_MCU_DRV_S)
-#define IO_MUX_GPIO4_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO4_MCU_DRV_S  5
-/** IO_MUX_GPIO4_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO4_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO4_FUN_WPD_M  (IO_MUX_GPIO4_FUN_WPD_V << IO_MUX_GPIO4_FUN_WPD_S)
-#define IO_MUX_GPIO4_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO4_FUN_WPD_S  7
-/** IO_MUX_GPIO4_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO4_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO4_FUN_WPU_M  (IO_MUX_GPIO4_FUN_WPU_V << IO_MUX_GPIO4_FUN_WPU_S)
-#define IO_MUX_GPIO4_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO4_FUN_WPU_S  8
-/** IO_MUX_GPIO4_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO4_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO4_FUN_IE_M  (IO_MUX_GPIO4_FUN_IE_V << IO_MUX_GPIO4_FUN_IE_S)
-#define IO_MUX_GPIO4_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO4_FUN_IE_S  9
-/** IO_MUX_GPIO4_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO4_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO4_FUN_DRV_M  (IO_MUX_GPIO4_FUN_DRV_V << IO_MUX_GPIO4_FUN_DRV_S)
-#define IO_MUX_GPIO4_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO4_FUN_DRV_S  10
-/** IO_MUX_GPIO4_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO4_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO4_MCU_SEL_M  (IO_MUX_GPIO4_MCU_SEL_V << IO_MUX_GPIO4_MCU_SEL_S)
-#define IO_MUX_GPIO4_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO4_MCU_SEL_S  12
-/** IO_MUX_GPIO4_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO4_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO4_FILTER_EN_M  (IO_MUX_GPIO4_FILTER_EN_V << IO_MUX_GPIO4_FILTER_EN_S)
-#define IO_MUX_GPIO4_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO4_FILTER_EN_S  15
-
-/** IO_MUX_gpio5_REG register
- *  iomux control register for gpio5
- */
-#define IO_MUX_GPIO5_REG (DR_REG_IO_MUX_BASE + 0x18)
-/** IO_MUX_GPIO5_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO5_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO5_MCU_OE_M  (IO_MUX_GPIO5_MCU_OE_V << IO_MUX_GPIO5_MCU_OE_S)
-#define IO_MUX_GPIO5_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO5_MCU_OE_S  0
-/** IO_MUX_GPIO5_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO5_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO5_SLP_SEL_M  (IO_MUX_GPIO5_SLP_SEL_V << IO_MUX_GPIO5_SLP_SEL_S)
-#define IO_MUX_GPIO5_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO5_SLP_SEL_S  1
-/** IO_MUX_GPIO5_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO5_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO5_MCU_WPD_M  (IO_MUX_GPIO5_MCU_WPD_V << IO_MUX_GPIO5_MCU_WPD_S)
-#define IO_MUX_GPIO5_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO5_MCU_WPD_S  2
-/** IO_MUX_GPIO5_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO5_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO5_MCU_WPU_M  (IO_MUX_GPIO5_MCU_WPU_V << IO_MUX_GPIO5_MCU_WPU_S)
-#define IO_MUX_GPIO5_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO5_MCU_WPU_S  3
-/** IO_MUX_GPIO5_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO5_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO5_MCU_IE_M  (IO_MUX_GPIO5_MCU_IE_V << IO_MUX_GPIO5_MCU_IE_S)
-#define IO_MUX_GPIO5_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO5_MCU_IE_S  4
-/** IO_MUX_GPIO5_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO5_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO5_MCU_DRV_M  (IO_MUX_GPIO5_MCU_DRV_V << IO_MUX_GPIO5_MCU_DRV_S)
-#define IO_MUX_GPIO5_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO5_MCU_DRV_S  5
-/** IO_MUX_GPIO5_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO5_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO5_FUN_WPD_M  (IO_MUX_GPIO5_FUN_WPD_V << IO_MUX_GPIO5_FUN_WPD_S)
-#define IO_MUX_GPIO5_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO5_FUN_WPD_S  7
-/** IO_MUX_GPIO5_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO5_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO5_FUN_WPU_M  (IO_MUX_GPIO5_FUN_WPU_V << IO_MUX_GPIO5_FUN_WPU_S)
-#define IO_MUX_GPIO5_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO5_FUN_WPU_S  8
-/** IO_MUX_GPIO5_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO5_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO5_FUN_IE_M  (IO_MUX_GPIO5_FUN_IE_V << IO_MUX_GPIO5_FUN_IE_S)
-#define IO_MUX_GPIO5_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO5_FUN_IE_S  9
-/** IO_MUX_GPIO5_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO5_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO5_FUN_DRV_M  (IO_MUX_GPIO5_FUN_DRV_V << IO_MUX_GPIO5_FUN_DRV_S)
-#define IO_MUX_GPIO5_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO5_FUN_DRV_S  10
-/** IO_MUX_GPIO5_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO5_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO5_MCU_SEL_M  (IO_MUX_GPIO5_MCU_SEL_V << IO_MUX_GPIO5_MCU_SEL_S)
-#define IO_MUX_GPIO5_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO5_MCU_SEL_S  12
-/** IO_MUX_GPIO5_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO5_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO5_FILTER_EN_M  (IO_MUX_GPIO5_FILTER_EN_V << IO_MUX_GPIO5_FILTER_EN_S)
-#define IO_MUX_GPIO5_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO5_FILTER_EN_S  15
-
-/** IO_MUX_gpio6_REG register
- *  iomux control register for gpio6
- */
-#define IO_MUX_GPIO6_REG (DR_REG_IO_MUX_BASE + 0x1c)
-/** IO_MUX_GPIO6_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO6_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO6_MCU_OE_M  (IO_MUX_GPIO6_MCU_OE_V << IO_MUX_GPIO6_MCU_OE_S)
-#define IO_MUX_GPIO6_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO6_MCU_OE_S  0
-/** IO_MUX_GPIO6_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO6_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO6_SLP_SEL_M  (IO_MUX_GPIO6_SLP_SEL_V << IO_MUX_GPIO6_SLP_SEL_S)
-#define IO_MUX_GPIO6_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO6_SLP_SEL_S  1
-/** IO_MUX_GPIO6_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO6_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO6_MCU_WPD_M  (IO_MUX_GPIO6_MCU_WPD_V << IO_MUX_GPIO6_MCU_WPD_S)
-#define IO_MUX_GPIO6_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO6_MCU_WPD_S  2
-/** IO_MUX_GPIO6_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO6_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO6_MCU_WPU_M  (IO_MUX_GPIO6_MCU_WPU_V << IO_MUX_GPIO6_MCU_WPU_S)
-#define IO_MUX_GPIO6_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO6_MCU_WPU_S  3
-/** IO_MUX_GPIO6_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO6_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO6_MCU_IE_M  (IO_MUX_GPIO6_MCU_IE_V << IO_MUX_GPIO6_MCU_IE_S)
-#define IO_MUX_GPIO6_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO6_MCU_IE_S  4
-/** IO_MUX_GPIO6_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO6_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO6_MCU_DRV_M  (IO_MUX_GPIO6_MCU_DRV_V << IO_MUX_GPIO6_MCU_DRV_S)
-#define IO_MUX_GPIO6_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO6_MCU_DRV_S  5
-/** IO_MUX_GPIO6_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO6_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO6_FUN_WPD_M  (IO_MUX_GPIO6_FUN_WPD_V << IO_MUX_GPIO6_FUN_WPD_S)
-#define IO_MUX_GPIO6_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO6_FUN_WPD_S  7
-/** IO_MUX_GPIO6_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO6_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO6_FUN_WPU_M  (IO_MUX_GPIO6_FUN_WPU_V << IO_MUX_GPIO6_FUN_WPU_S)
-#define IO_MUX_GPIO6_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO6_FUN_WPU_S  8
-/** IO_MUX_GPIO6_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO6_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO6_FUN_IE_M  (IO_MUX_GPIO6_FUN_IE_V << IO_MUX_GPIO6_FUN_IE_S)
-#define IO_MUX_GPIO6_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO6_FUN_IE_S  9
-/** IO_MUX_GPIO6_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO6_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO6_FUN_DRV_M  (IO_MUX_GPIO6_FUN_DRV_V << IO_MUX_GPIO6_FUN_DRV_S)
-#define IO_MUX_GPIO6_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO6_FUN_DRV_S  10
-/** IO_MUX_GPIO6_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO6_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO6_MCU_SEL_M  (IO_MUX_GPIO6_MCU_SEL_V << IO_MUX_GPIO6_MCU_SEL_S)
-#define IO_MUX_GPIO6_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO6_MCU_SEL_S  12
-/** IO_MUX_GPIO6_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO6_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO6_FILTER_EN_M  (IO_MUX_GPIO6_FILTER_EN_V << IO_MUX_GPIO6_FILTER_EN_S)
-#define IO_MUX_GPIO6_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO6_FILTER_EN_S  15
-
-/** IO_MUX_gpio7_REG register
- *  iomux control register for gpio7
- */
-#define IO_MUX_GPIO7_REG (DR_REG_IO_MUX_BASE + 0x20)
-/** IO_MUX_GPIO7_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO7_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO7_MCU_OE_M  (IO_MUX_GPIO7_MCU_OE_V << IO_MUX_GPIO7_MCU_OE_S)
-#define IO_MUX_GPIO7_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO7_MCU_OE_S  0
-/** IO_MUX_GPIO7_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO7_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO7_SLP_SEL_M  (IO_MUX_GPIO7_SLP_SEL_V << IO_MUX_GPIO7_SLP_SEL_S)
-#define IO_MUX_GPIO7_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO7_SLP_SEL_S  1
-/** IO_MUX_GPIO7_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO7_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO7_MCU_WPD_M  (IO_MUX_GPIO7_MCU_WPD_V << IO_MUX_GPIO7_MCU_WPD_S)
-#define IO_MUX_GPIO7_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO7_MCU_WPD_S  2
-/** IO_MUX_GPIO7_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO7_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO7_MCU_WPU_M  (IO_MUX_GPIO7_MCU_WPU_V << IO_MUX_GPIO7_MCU_WPU_S)
-#define IO_MUX_GPIO7_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO7_MCU_WPU_S  3
-/** IO_MUX_GPIO7_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO7_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO7_MCU_IE_M  (IO_MUX_GPIO7_MCU_IE_V << IO_MUX_GPIO7_MCU_IE_S)
-#define IO_MUX_GPIO7_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO7_MCU_IE_S  4
-/** IO_MUX_GPIO7_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO7_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO7_MCU_DRV_M  (IO_MUX_GPIO7_MCU_DRV_V << IO_MUX_GPIO7_MCU_DRV_S)
-#define IO_MUX_GPIO7_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO7_MCU_DRV_S  5
-/** IO_MUX_GPIO7_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO7_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO7_FUN_WPD_M  (IO_MUX_GPIO7_FUN_WPD_V << IO_MUX_GPIO7_FUN_WPD_S)
-#define IO_MUX_GPIO7_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO7_FUN_WPD_S  7
-/** IO_MUX_GPIO7_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO7_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO7_FUN_WPU_M  (IO_MUX_GPIO7_FUN_WPU_V << IO_MUX_GPIO7_FUN_WPU_S)
-#define IO_MUX_GPIO7_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO7_FUN_WPU_S  8
-/** IO_MUX_GPIO7_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO7_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO7_FUN_IE_M  (IO_MUX_GPIO7_FUN_IE_V << IO_MUX_GPIO7_FUN_IE_S)
-#define IO_MUX_GPIO7_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO7_FUN_IE_S  9
-/** IO_MUX_GPIO7_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO7_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO7_FUN_DRV_M  (IO_MUX_GPIO7_FUN_DRV_V << IO_MUX_GPIO7_FUN_DRV_S)
-#define IO_MUX_GPIO7_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO7_FUN_DRV_S  10
-/** IO_MUX_GPIO7_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO7_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO7_MCU_SEL_M  (IO_MUX_GPIO7_MCU_SEL_V << IO_MUX_GPIO7_MCU_SEL_S)
-#define IO_MUX_GPIO7_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO7_MCU_SEL_S  12
-/** IO_MUX_GPIO7_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO7_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO7_FILTER_EN_M  (IO_MUX_GPIO7_FILTER_EN_V << IO_MUX_GPIO7_FILTER_EN_S)
-#define IO_MUX_GPIO7_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO7_FILTER_EN_S  15
-
-/** IO_MUX_gpio8_REG register
- *  iomux control register for gpio8
- */
-#define IO_MUX_GPIO8_REG (DR_REG_IO_MUX_BASE + 0x24)
-/** IO_MUX_GPIO8_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO8_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO8_MCU_OE_M  (IO_MUX_GPIO8_MCU_OE_V << IO_MUX_GPIO8_MCU_OE_S)
-#define IO_MUX_GPIO8_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO8_MCU_OE_S  0
-/** IO_MUX_GPIO8_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO8_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO8_SLP_SEL_M  (IO_MUX_GPIO8_SLP_SEL_V << IO_MUX_GPIO8_SLP_SEL_S)
-#define IO_MUX_GPIO8_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO8_SLP_SEL_S  1
-/** IO_MUX_GPIO8_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO8_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO8_MCU_WPD_M  (IO_MUX_GPIO8_MCU_WPD_V << IO_MUX_GPIO8_MCU_WPD_S)
-#define IO_MUX_GPIO8_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO8_MCU_WPD_S  2
-/** IO_MUX_GPIO8_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO8_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO8_MCU_WPU_M  (IO_MUX_GPIO8_MCU_WPU_V << IO_MUX_GPIO8_MCU_WPU_S)
-#define IO_MUX_GPIO8_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO8_MCU_WPU_S  3
-/** IO_MUX_GPIO8_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO8_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO8_MCU_IE_M  (IO_MUX_GPIO8_MCU_IE_V << IO_MUX_GPIO8_MCU_IE_S)
-#define IO_MUX_GPIO8_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO8_MCU_IE_S  4
-/** IO_MUX_GPIO8_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO8_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO8_MCU_DRV_M  (IO_MUX_GPIO8_MCU_DRV_V << IO_MUX_GPIO8_MCU_DRV_S)
-#define IO_MUX_GPIO8_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO8_MCU_DRV_S  5
-/** IO_MUX_GPIO8_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO8_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO8_FUN_WPD_M  (IO_MUX_GPIO8_FUN_WPD_V << IO_MUX_GPIO8_FUN_WPD_S)
-#define IO_MUX_GPIO8_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO8_FUN_WPD_S  7
-/** IO_MUX_GPIO8_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO8_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO8_FUN_WPU_M  (IO_MUX_GPIO8_FUN_WPU_V << IO_MUX_GPIO8_FUN_WPU_S)
-#define IO_MUX_GPIO8_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO8_FUN_WPU_S  8
-/** IO_MUX_GPIO8_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO8_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO8_FUN_IE_M  (IO_MUX_GPIO8_FUN_IE_V << IO_MUX_GPIO8_FUN_IE_S)
-#define IO_MUX_GPIO8_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO8_FUN_IE_S  9
-/** IO_MUX_GPIO8_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO8_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO8_FUN_DRV_M  (IO_MUX_GPIO8_FUN_DRV_V << IO_MUX_GPIO8_FUN_DRV_S)
-#define IO_MUX_GPIO8_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO8_FUN_DRV_S  10
-/** IO_MUX_GPIO8_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO8_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO8_MCU_SEL_M  (IO_MUX_GPIO8_MCU_SEL_V << IO_MUX_GPIO8_MCU_SEL_S)
-#define IO_MUX_GPIO8_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO8_MCU_SEL_S  12
-/** IO_MUX_GPIO8_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO8_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO8_FILTER_EN_M  (IO_MUX_GPIO8_FILTER_EN_V << IO_MUX_GPIO8_FILTER_EN_S)
-#define IO_MUX_GPIO8_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO8_FILTER_EN_S  15
-
-/** IO_MUX_gpio9_REG register
- *  iomux control register for gpio9
- */
-#define IO_MUX_GPIO9_REG (DR_REG_IO_MUX_BASE + 0x28)
-/** IO_MUX_GPIO9_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO9_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO9_MCU_OE_M  (IO_MUX_GPIO9_MCU_OE_V << IO_MUX_GPIO9_MCU_OE_S)
-#define IO_MUX_GPIO9_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO9_MCU_OE_S  0
-/** IO_MUX_GPIO9_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO9_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO9_SLP_SEL_M  (IO_MUX_GPIO9_SLP_SEL_V << IO_MUX_GPIO9_SLP_SEL_S)
-#define IO_MUX_GPIO9_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO9_SLP_SEL_S  1
-/** IO_MUX_GPIO9_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO9_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO9_MCU_WPD_M  (IO_MUX_GPIO9_MCU_WPD_V << IO_MUX_GPIO9_MCU_WPD_S)
-#define IO_MUX_GPIO9_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO9_MCU_WPD_S  2
-/** IO_MUX_GPIO9_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO9_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO9_MCU_WPU_M  (IO_MUX_GPIO9_MCU_WPU_V << IO_MUX_GPIO9_MCU_WPU_S)
-#define IO_MUX_GPIO9_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO9_MCU_WPU_S  3
-/** IO_MUX_GPIO9_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO9_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO9_MCU_IE_M  (IO_MUX_GPIO9_MCU_IE_V << IO_MUX_GPIO9_MCU_IE_S)
-#define IO_MUX_GPIO9_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO9_MCU_IE_S  4
-/** IO_MUX_GPIO9_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO9_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO9_MCU_DRV_M  (IO_MUX_GPIO9_MCU_DRV_V << IO_MUX_GPIO9_MCU_DRV_S)
-#define IO_MUX_GPIO9_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO9_MCU_DRV_S  5
-/** IO_MUX_GPIO9_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO9_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO9_FUN_WPD_M  (IO_MUX_GPIO9_FUN_WPD_V << IO_MUX_GPIO9_FUN_WPD_S)
-#define IO_MUX_GPIO9_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO9_FUN_WPD_S  7
-/** IO_MUX_GPIO9_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO9_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO9_FUN_WPU_M  (IO_MUX_GPIO9_FUN_WPU_V << IO_MUX_GPIO9_FUN_WPU_S)
-#define IO_MUX_GPIO9_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO9_FUN_WPU_S  8
-/** IO_MUX_GPIO9_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO9_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO9_FUN_IE_M  (IO_MUX_GPIO9_FUN_IE_V << IO_MUX_GPIO9_FUN_IE_S)
-#define IO_MUX_GPIO9_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO9_FUN_IE_S  9
-/** IO_MUX_GPIO9_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO9_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO9_FUN_DRV_M  (IO_MUX_GPIO9_FUN_DRV_V << IO_MUX_GPIO9_FUN_DRV_S)
-#define IO_MUX_GPIO9_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO9_FUN_DRV_S  10
-/** IO_MUX_GPIO9_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO9_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO9_MCU_SEL_M  (IO_MUX_GPIO9_MCU_SEL_V << IO_MUX_GPIO9_MCU_SEL_S)
-#define IO_MUX_GPIO9_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO9_MCU_SEL_S  12
-/** IO_MUX_GPIO9_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO9_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO9_FILTER_EN_M  (IO_MUX_GPIO9_FILTER_EN_V << IO_MUX_GPIO9_FILTER_EN_S)
-#define IO_MUX_GPIO9_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO9_FILTER_EN_S  15
-
-/** IO_MUX_gpio10_REG register
- *  iomux control register for gpio10
- */
-#define IO_MUX_GPIO10_REG (DR_REG_IO_MUX_BASE + 0x2c)
-/** IO_MUX_GPIO10_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO10_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO10_MCU_OE_M  (IO_MUX_GPIO10_MCU_OE_V << IO_MUX_GPIO10_MCU_OE_S)
-#define IO_MUX_GPIO10_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO10_MCU_OE_S  0
-/** IO_MUX_GPIO10_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO10_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO10_SLP_SEL_M  (IO_MUX_GPIO10_SLP_SEL_V << IO_MUX_GPIO10_SLP_SEL_S)
-#define IO_MUX_GPIO10_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO10_SLP_SEL_S  1
-/** IO_MUX_GPIO10_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO10_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO10_MCU_WPD_M  (IO_MUX_GPIO10_MCU_WPD_V << IO_MUX_GPIO10_MCU_WPD_S)
-#define IO_MUX_GPIO10_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO10_MCU_WPD_S  2
-/** IO_MUX_GPIO10_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO10_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO10_MCU_WPU_M  (IO_MUX_GPIO10_MCU_WPU_V << IO_MUX_GPIO10_MCU_WPU_S)
-#define IO_MUX_GPIO10_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO10_MCU_WPU_S  3
-/** IO_MUX_GPIO10_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO10_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO10_MCU_IE_M  (IO_MUX_GPIO10_MCU_IE_V << IO_MUX_GPIO10_MCU_IE_S)
-#define IO_MUX_GPIO10_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO10_MCU_IE_S  4
-/** IO_MUX_GPIO10_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO10_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO10_MCU_DRV_M  (IO_MUX_GPIO10_MCU_DRV_V << IO_MUX_GPIO10_MCU_DRV_S)
-#define IO_MUX_GPIO10_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO10_MCU_DRV_S  5
-/** IO_MUX_GPIO10_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO10_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO10_FUN_WPD_M  (IO_MUX_GPIO10_FUN_WPD_V << IO_MUX_GPIO10_FUN_WPD_S)
-#define IO_MUX_GPIO10_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO10_FUN_WPD_S  7
-/** IO_MUX_GPIO10_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO10_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO10_FUN_WPU_M  (IO_MUX_GPIO10_FUN_WPU_V << IO_MUX_GPIO10_FUN_WPU_S)
-#define IO_MUX_GPIO10_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO10_FUN_WPU_S  8
-/** IO_MUX_GPIO10_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO10_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO10_FUN_IE_M  (IO_MUX_GPIO10_FUN_IE_V << IO_MUX_GPIO10_FUN_IE_S)
-#define IO_MUX_GPIO10_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO10_FUN_IE_S  9
-/** IO_MUX_GPIO10_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO10_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO10_FUN_DRV_M  (IO_MUX_GPIO10_FUN_DRV_V << IO_MUX_GPIO10_FUN_DRV_S)
-#define IO_MUX_GPIO10_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO10_FUN_DRV_S  10
-/** IO_MUX_GPIO10_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO10_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO10_MCU_SEL_M  (IO_MUX_GPIO10_MCU_SEL_V << IO_MUX_GPIO10_MCU_SEL_S)
-#define IO_MUX_GPIO10_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO10_MCU_SEL_S  12
-/** IO_MUX_GPIO10_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO10_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO10_FILTER_EN_M  (IO_MUX_GPIO10_FILTER_EN_V << IO_MUX_GPIO10_FILTER_EN_S)
-#define IO_MUX_GPIO10_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO10_FILTER_EN_S  15
-
-/** IO_MUX_gpio11_REG register
- *  iomux control register for gpio11
- */
-#define IO_MUX_GPIO11_REG (DR_REG_IO_MUX_BASE + 0x30)
-/** IO_MUX_GPIO11_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO11_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO11_MCU_OE_M  (IO_MUX_GPIO11_MCU_OE_V << IO_MUX_GPIO11_MCU_OE_S)
-#define IO_MUX_GPIO11_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO11_MCU_OE_S  0
-/** IO_MUX_GPIO11_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO11_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO11_SLP_SEL_M  (IO_MUX_GPIO11_SLP_SEL_V << IO_MUX_GPIO11_SLP_SEL_S)
-#define IO_MUX_GPIO11_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO11_SLP_SEL_S  1
-/** IO_MUX_GPIO11_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO11_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO11_MCU_WPD_M  (IO_MUX_GPIO11_MCU_WPD_V << IO_MUX_GPIO11_MCU_WPD_S)
-#define IO_MUX_GPIO11_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO11_MCU_WPD_S  2
-/** IO_MUX_GPIO11_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO11_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO11_MCU_WPU_M  (IO_MUX_GPIO11_MCU_WPU_V << IO_MUX_GPIO11_MCU_WPU_S)
-#define IO_MUX_GPIO11_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO11_MCU_WPU_S  3
-/** IO_MUX_GPIO11_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO11_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO11_MCU_IE_M  (IO_MUX_GPIO11_MCU_IE_V << IO_MUX_GPIO11_MCU_IE_S)
-#define IO_MUX_GPIO11_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO11_MCU_IE_S  4
-/** IO_MUX_GPIO11_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO11_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO11_MCU_DRV_M  (IO_MUX_GPIO11_MCU_DRV_V << IO_MUX_GPIO11_MCU_DRV_S)
-#define IO_MUX_GPIO11_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO11_MCU_DRV_S  5
-/** IO_MUX_GPIO11_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO11_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO11_FUN_WPD_M  (IO_MUX_GPIO11_FUN_WPD_V << IO_MUX_GPIO11_FUN_WPD_S)
-#define IO_MUX_GPIO11_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO11_FUN_WPD_S  7
-/** IO_MUX_GPIO11_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO11_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO11_FUN_WPU_M  (IO_MUX_GPIO11_FUN_WPU_V << IO_MUX_GPIO11_FUN_WPU_S)
-#define IO_MUX_GPIO11_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO11_FUN_WPU_S  8
-/** IO_MUX_GPIO11_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO11_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO11_FUN_IE_M  (IO_MUX_GPIO11_FUN_IE_V << IO_MUX_GPIO11_FUN_IE_S)
-#define IO_MUX_GPIO11_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO11_FUN_IE_S  9
-/** IO_MUX_GPIO11_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO11_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO11_FUN_DRV_M  (IO_MUX_GPIO11_FUN_DRV_V << IO_MUX_GPIO11_FUN_DRV_S)
-#define IO_MUX_GPIO11_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO11_FUN_DRV_S  10
-/** IO_MUX_GPIO11_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO11_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO11_MCU_SEL_M  (IO_MUX_GPIO11_MCU_SEL_V << IO_MUX_GPIO11_MCU_SEL_S)
-#define IO_MUX_GPIO11_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO11_MCU_SEL_S  12
-/** IO_MUX_GPIO11_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO11_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO11_FILTER_EN_M  (IO_MUX_GPIO11_FILTER_EN_V << IO_MUX_GPIO11_FILTER_EN_S)
-#define IO_MUX_GPIO11_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO11_FILTER_EN_S  15
-
-/** IO_MUX_gpio12_REG register
- *  iomux control register for gpio12
- */
-#define IO_MUX_GPIO12_REG (DR_REG_IO_MUX_BASE + 0x34)
-/** IO_MUX_GPIO12_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO12_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO12_MCU_OE_M  (IO_MUX_GPIO12_MCU_OE_V << IO_MUX_GPIO12_MCU_OE_S)
-#define IO_MUX_GPIO12_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO12_MCU_OE_S  0
-/** IO_MUX_GPIO12_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO12_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO12_SLP_SEL_M  (IO_MUX_GPIO12_SLP_SEL_V << IO_MUX_GPIO12_SLP_SEL_S)
-#define IO_MUX_GPIO12_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO12_SLP_SEL_S  1
-/** IO_MUX_GPIO12_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO12_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO12_MCU_WPD_M  (IO_MUX_GPIO12_MCU_WPD_V << IO_MUX_GPIO12_MCU_WPD_S)
-#define IO_MUX_GPIO12_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO12_MCU_WPD_S  2
-/** IO_MUX_GPIO12_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO12_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO12_MCU_WPU_M  (IO_MUX_GPIO12_MCU_WPU_V << IO_MUX_GPIO12_MCU_WPU_S)
-#define IO_MUX_GPIO12_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO12_MCU_WPU_S  3
-/** IO_MUX_GPIO12_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO12_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO12_MCU_IE_M  (IO_MUX_GPIO12_MCU_IE_V << IO_MUX_GPIO12_MCU_IE_S)
-#define IO_MUX_GPIO12_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO12_MCU_IE_S  4
-/** IO_MUX_GPIO12_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO12_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO12_MCU_DRV_M  (IO_MUX_GPIO12_MCU_DRV_V << IO_MUX_GPIO12_MCU_DRV_S)
-#define IO_MUX_GPIO12_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO12_MCU_DRV_S  5
-/** IO_MUX_GPIO12_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO12_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO12_FUN_WPD_M  (IO_MUX_GPIO12_FUN_WPD_V << IO_MUX_GPIO12_FUN_WPD_S)
-#define IO_MUX_GPIO12_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO12_FUN_WPD_S  7
-/** IO_MUX_GPIO12_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO12_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO12_FUN_WPU_M  (IO_MUX_GPIO12_FUN_WPU_V << IO_MUX_GPIO12_FUN_WPU_S)
-#define IO_MUX_GPIO12_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO12_FUN_WPU_S  8
-/** IO_MUX_GPIO12_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO12_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO12_FUN_IE_M  (IO_MUX_GPIO12_FUN_IE_V << IO_MUX_GPIO12_FUN_IE_S)
-#define IO_MUX_GPIO12_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO12_FUN_IE_S  9
-/** IO_MUX_GPIO12_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO12_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO12_FUN_DRV_M  (IO_MUX_GPIO12_FUN_DRV_V << IO_MUX_GPIO12_FUN_DRV_S)
-#define IO_MUX_GPIO12_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO12_FUN_DRV_S  10
-/** IO_MUX_GPIO12_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO12_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO12_MCU_SEL_M  (IO_MUX_GPIO12_MCU_SEL_V << IO_MUX_GPIO12_MCU_SEL_S)
-#define IO_MUX_GPIO12_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO12_MCU_SEL_S  12
-/** IO_MUX_GPIO12_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO12_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO12_FILTER_EN_M  (IO_MUX_GPIO12_FILTER_EN_V << IO_MUX_GPIO12_FILTER_EN_S)
-#define IO_MUX_GPIO12_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO12_FILTER_EN_S  15
-
-/** IO_MUX_gpio13_REG register
- *  iomux control register for gpio13
- */
-#define IO_MUX_GPIO13_REG (DR_REG_IO_MUX_BASE + 0x38)
-/** IO_MUX_GPIO13_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO13_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO13_MCU_OE_M  (IO_MUX_GPIO13_MCU_OE_V << IO_MUX_GPIO13_MCU_OE_S)
-#define IO_MUX_GPIO13_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO13_MCU_OE_S  0
-/** IO_MUX_GPIO13_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO13_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO13_SLP_SEL_M  (IO_MUX_GPIO13_SLP_SEL_V << IO_MUX_GPIO13_SLP_SEL_S)
-#define IO_MUX_GPIO13_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO13_SLP_SEL_S  1
-/** IO_MUX_GPIO13_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO13_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO13_MCU_WPD_M  (IO_MUX_GPIO13_MCU_WPD_V << IO_MUX_GPIO13_MCU_WPD_S)
-#define IO_MUX_GPIO13_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO13_MCU_WPD_S  2
-/** IO_MUX_GPIO13_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO13_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO13_MCU_WPU_M  (IO_MUX_GPIO13_MCU_WPU_V << IO_MUX_GPIO13_MCU_WPU_S)
-#define IO_MUX_GPIO13_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO13_MCU_WPU_S  3
-/** IO_MUX_GPIO13_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO13_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO13_MCU_IE_M  (IO_MUX_GPIO13_MCU_IE_V << IO_MUX_GPIO13_MCU_IE_S)
-#define IO_MUX_GPIO13_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO13_MCU_IE_S  4
-/** IO_MUX_GPIO13_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO13_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO13_MCU_DRV_M  (IO_MUX_GPIO13_MCU_DRV_V << IO_MUX_GPIO13_MCU_DRV_S)
-#define IO_MUX_GPIO13_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO13_MCU_DRV_S  5
-/** IO_MUX_GPIO13_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO13_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO13_FUN_WPD_M  (IO_MUX_GPIO13_FUN_WPD_V << IO_MUX_GPIO13_FUN_WPD_S)
-#define IO_MUX_GPIO13_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO13_FUN_WPD_S  7
-/** IO_MUX_GPIO13_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO13_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO13_FUN_WPU_M  (IO_MUX_GPIO13_FUN_WPU_V << IO_MUX_GPIO13_FUN_WPU_S)
-#define IO_MUX_GPIO13_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO13_FUN_WPU_S  8
-/** IO_MUX_GPIO13_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO13_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO13_FUN_IE_M  (IO_MUX_GPIO13_FUN_IE_V << IO_MUX_GPIO13_FUN_IE_S)
-#define IO_MUX_GPIO13_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO13_FUN_IE_S  9
-/** IO_MUX_GPIO13_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO13_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO13_FUN_DRV_M  (IO_MUX_GPIO13_FUN_DRV_V << IO_MUX_GPIO13_FUN_DRV_S)
-#define IO_MUX_GPIO13_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO13_FUN_DRV_S  10
-/** IO_MUX_GPIO13_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO13_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO13_MCU_SEL_M  (IO_MUX_GPIO13_MCU_SEL_V << IO_MUX_GPIO13_MCU_SEL_S)
-#define IO_MUX_GPIO13_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO13_MCU_SEL_S  12
-/** IO_MUX_GPIO13_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO13_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO13_FILTER_EN_M  (IO_MUX_GPIO13_FILTER_EN_V << IO_MUX_GPIO13_FILTER_EN_S)
-#define IO_MUX_GPIO13_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO13_FILTER_EN_S  15
-
-/** IO_MUX_gpio14_REG register
- *  iomux control register for gpio14
- */
-#define IO_MUX_GPIO14_REG (DR_REG_IO_MUX_BASE + 0x3c)
-/** IO_MUX_GPIO14_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO14_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO14_MCU_OE_M  (IO_MUX_GPIO14_MCU_OE_V << IO_MUX_GPIO14_MCU_OE_S)
-#define IO_MUX_GPIO14_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO14_MCU_OE_S  0
-/** IO_MUX_GPIO14_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO14_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO14_SLP_SEL_M  (IO_MUX_GPIO14_SLP_SEL_V << IO_MUX_GPIO14_SLP_SEL_S)
-#define IO_MUX_GPIO14_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO14_SLP_SEL_S  1
-/** IO_MUX_GPIO14_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO14_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO14_MCU_WPD_M  (IO_MUX_GPIO14_MCU_WPD_V << IO_MUX_GPIO14_MCU_WPD_S)
-#define IO_MUX_GPIO14_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO14_MCU_WPD_S  2
-/** IO_MUX_GPIO14_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO14_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO14_MCU_WPU_M  (IO_MUX_GPIO14_MCU_WPU_V << IO_MUX_GPIO14_MCU_WPU_S)
-#define IO_MUX_GPIO14_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO14_MCU_WPU_S  3
-/** IO_MUX_GPIO14_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO14_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO14_MCU_IE_M  (IO_MUX_GPIO14_MCU_IE_V << IO_MUX_GPIO14_MCU_IE_S)
-#define IO_MUX_GPIO14_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO14_MCU_IE_S  4
-/** IO_MUX_GPIO14_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO14_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO14_MCU_DRV_M  (IO_MUX_GPIO14_MCU_DRV_V << IO_MUX_GPIO14_MCU_DRV_S)
-#define IO_MUX_GPIO14_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO14_MCU_DRV_S  5
-/** IO_MUX_GPIO14_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO14_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO14_FUN_WPD_M  (IO_MUX_GPIO14_FUN_WPD_V << IO_MUX_GPIO14_FUN_WPD_S)
-#define IO_MUX_GPIO14_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO14_FUN_WPD_S  7
-/** IO_MUX_GPIO14_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO14_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO14_FUN_WPU_M  (IO_MUX_GPIO14_FUN_WPU_V << IO_MUX_GPIO14_FUN_WPU_S)
-#define IO_MUX_GPIO14_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO14_FUN_WPU_S  8
-/** IO_MUX_GPIO14_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO14_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO14_FUN_IE_M  (IO_MUX_GPIO14_FUN_IE_V << IO_MUX_GPIO14_FUN_IE_S)
-#define IO_MUX_GPIO14_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO14_FUN_IE_S  9
-/** IO_MUX_GPIO14_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO14_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO14_FUN_DRV_M  (IO_MUX_GPIO14_FUN_DRV_V << IO_MUX_GPIO14_FUN_DRV_S)
-#define IO_MUX_GPIO14_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO14_FUN_DRV_S  10
-/** IO_MUX_GPIO14_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO14_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO14_MCU_SEL_M  (IO_MUX_GPIO14_MCU_SEL_V << IO_MUX_GPIO14_MCU_SEL_S)
-#define IO_MUX_GPIO14_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO14_MCU_SEL_S  12
-/** IO_MUX_GPIO14_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO14_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO14_FILTER_EN_M  (IO_MUX_GPIO14_FILTER_EN_V << IO_MUX_GPIO14_FILTER_EN_S)
-#define IO_MUX_GPIO14_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO14_FILTER_EN_S  15
-
-/** IO_MUX_gpio15_REG register
- *  iomux control register for gpio15
- */
-#define IO_MUX_GPIO15_REG (DR_REG_IO_MUX_BASE + 0x40)
-/** IO_MUX_GPIO15_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO15_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO15_MCU_OE_M  (IO_MUX_GPIO15_MCU_OE_V << IO_MUX_GPIO15_MCU_OE_S)
-#define IO_MUX_GPIO15_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO15_MCU_OE_S  0
-/** IO_MUX_GPIO15_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO15_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO15_SLP_SEL_M  (IO_MUX_GPIO15_SLP_SEL_V << IO_MUX_GPIO15_SLP_SEL_S)
-#define IO_MUX_GPIO15_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO15_SLP_SEL_S  1
-/** IO_MUX_GPIO15_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO15_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO15_MCU_WPD_M  (IO_MUX_GPIO15_MCU_WPD_V << IO_MUX_GPIO15_MCU_WPD_S)
-#define IO_MUX_GPIO15_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO15_MCU_WPD_S  2
-/** IO_MUX_GPIO15_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO15_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO15_MCU_WPU_M  (IO_MUX_GPIO15_MCU_WPU_V << IO_MUX_GPIO15_MCU_WPU_S)
-#define IO_MUX_GPIO15_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO15_MCU_WPU_S  3
-/** IO_MUX_GPIO15_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO15_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO15_MCU_IE_M  (IO_MUX_GPIO15_MCU_IE_V << IO_MUX_GPIO15_MCU_IE_S)
-#define IO_MUX_GPIO15_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO15_MCU_IE_S  4
-/** IO_MUX_GPIO15_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO15_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO15_MCU_DRV_M  (IO_MUX_GPIO15_MCU_DRV_V << IO_MUX_GPIO15_MCU_DRV_S)
-#define IO_MUX_GPIO15_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO15_MCU_DRV_S  5
-/** IO_MUX_GPIO15_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO15_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO15_FUN_WPD_M  (IO_MUX_GPIO15_FUN_WPD_V << IO_MUX_GPIO15_FUN_WPD_S)
-#define IO_MUX_GPIO15_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO15_FUN_WPD_S  7
-/** IO_MUX_GPIO15_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO15_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO15_FUN_WPU_M  (IO_MUX_GPIO15_FUN_WPU_V << IO_MUX_GPIO15_FUN_WPU_S)
-#define IO_MUX_GPIO15_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO15_FUN_WPU_S  8
-/** IO_MUX_GPIO15_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO15_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO15_FUN_IE_M  (IO_MUX_GPIO15_FUN_IE_V << IO_MUX_GPIO15_FUN_IE_S)
-#define IO_MUX_GPIO15_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO15_FUN_IE_S  9
-/** IO_MUX_GPIO15_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO15_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO15_FUN_DRV_M  (IO_MUX_GPIO15_FUN_DRV_V << IO_MUX_GPIO15_FUN_DRV_S)
-#define IO_MUX_GPIO15_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO15_FUN_DRV_S  10
-/** IO_MUX_GPIO15_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO15_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO15_MCU_SEL_M  (IO_MUX_GPIO15_MCU_SEL_V << IO_MUX_GPIO15_MCU_SEL_S)
-#define IO_MUX_GPIO15_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO15_MCU_SEL_S  12
-/** IO_MUX_GPIO15_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO15_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO15_FILTER_EN_M  (IO_MUX_GPIO15_FILTER_EN_V << IO_MUX_GPIO15_FILTER_EN_S)
-#define IO_MUX_GPIO15_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO15_FILTER_EN_S  15
-
-/** IO_MUX_gpio16_REG register
- *  iomux control register for gpio16
- */
-#define IO_MUX_GPIO16_REG (DR_REG_IO_MUX_BASE + 0x44)
-/** IO_MUX_GPIO16_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO16_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO16_MCU_OE_M  (IO_MUX_GPIO16_MCU_OE_V << IO_MUX_GPIO16_MCU_OE_S)
-#define IO_MUX_GPIO16_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO16_MCU_OE_S  0
-/** IO_MUX_GPIO16_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO16_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO16_SLP_SEL_M  (IO_MUX_GPIO16_SLP_SEL_V << IO_MUX_GPIO16_SLP_SEL_S)
-#define IO_MUX_GPIO16_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO16_SLP_SEL_S  1
-/** IO_MUX_GPIO16_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO16_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO16_MCU_WPD_M  (IO_MUX_GPIO16_MCU_WPD_V << IO_MUX_GPIO16_MCU_WPD_S)
-#define IO_MUX_GPIO16_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO16_MCU_WPD_S  2
-/** IO_MUX_GPIO16_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO16_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO16_MCU_WPU_M  (IO_MUX_GPIO16_MCU_WPU_V << IO_MUX_GPIO16_MCU_WPU_S)
-#define IO_MUX_GPIO16_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO16_MCU_WPU_S  3
-/** IO_MUX_GPIO16_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO16_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO16_MCU_IE_M  (IO_MUX_GPIO16_MCU_IE_V << IO_MUX_GPIO16_MCU_IE_S)
-#define IO_MUX_GPIO16_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO16_MCU_IE_S  4
-/** IO_MUX_GPIO16_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO16_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO16_MCU_DRV_M  (IO_MUX_GPIO16_MCU_DRV_V << IO_MUX_GPIO16_MCU_DRV_S)
-#define IO_MUX_GPIO16_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO16_MCU_DRV_S  5
-/** IO_MUX_GPIO16_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO16_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO16_FUN_WPD_M  (IO_MUX_GPIO16_FUN_WPD_V << IO_MUX_GPIO16_FUN_WPD_S)
-#define IO_MUX_GPIO16_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO16_FUN_WPD_S  7
-/** IO_MUX_GPIO16_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO16_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO16_FUN_WPU_M  (IO_MUX_GPIO16_FUN_WPU_V << IO_MUX_GPIO16_FUN_WPU_S)
-#define IO_MUX_GPIO16_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO16_FUN_WPU_S  8
-/** IO_MUX_GPIO16_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO16_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO16_FUN_IE_M  (IO_MUX_GPIO16_FUN_IE_V << IO_MUX_GPIO16_FUN_IE_S)
-#define IO_MUX_GPIO16_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO16_FUN_IE_S  9
-/** IO_MUX_GPIO16_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO16_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO16_FUN_DRV_M  (IO_MUX_GPIO16_FUN_DRV_V << IO_MUX_GPIO16_FUN_DRV_S)
-#define IO_MUX_GPIO16_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO16_FUN_DRV_S  10
-/** IO_MUX_GPIO16_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO16_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO16_MCU_SEL_M  (IO_MUX_GPIO16_MCU_SEL_V << IO_MUX_GPIO16_MCU_SEL_S)
-#define IO_MUX_GPIO16_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO16_MCU_SEL_S  12
-/** IO_MUX_GPIO16_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO16_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO16_FILTER_EN_M  (IO_MUX_GPIO16_FILTER_EN_V << IO_MUX_GPIO16_FILTER_EN_S)
-#define IO_MUX_GPIO16_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO16_FILTER_EN_S  15
-
-/** IO_MUX_gpio17_REG register
- *  iomux control register for gpio17
- */
-#define IO_MUX_GPIO17_REG (DR_REG_IO_MUX_BASE + 0x48)
-/** IO_MUX_GPIO17_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO17_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO17_MCU_OE_M  (IO_MUX_GPIO17_MCU_OE_V << IO_MUX_GPIO17_MCU_OE_S)
-#define IO_MUX_GPIO17_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO17_MCU_OE_S  0
-/** IO_MUX_GPIO17_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO17_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO17_SLP_SEL_M  (IO_MUX_GPIO17_SLP_SEL_V << IO_MUX_GPIO17_SLP_SEL_S)
-#define IO_MUX_GPIO17_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO17_SLP_SEL_S  1
-/** IO_MUX_GPIO17_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO17_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO17_MCU_WPD_M  (IO_MUX_GPIO17_MCU_WPD_V << IO_MUX_GPIO17_MCU_WPD_S)
-#define IO_MUX_GPIO17_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO17_MCU_WPD_S  2
-/** IO_MUX_GPIO17_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO17_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO17_MCU_WPU_M  (IO_MUX_GPIO17_MCU_WPU_V << IO_MUX_GPIO17_MCU_WPU_S)
-#define IO_MUX_GPIO17_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO17_MCU_WPU_S  3
-/** IO_MUX_GPIO17_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO17_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO17_MCU_IE_M  (IO_MUX_GPIO17_MCU_IE_V << IO_MUX_GPIO17_MCU_IE_S)
-#define IO_MUX_GPIO17_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO17_MCU_IE_S  4
-/** IO_MUX_GPIO17_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO17_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO17_MCU_DRV_M  (IO_MUX_GPIO17_MCU_DRV_V << IO_MUX_GPIO17_MCU_DRV_S)
-#define IO_MUX_GPIO17_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO17_MCU_DRV_S  5
-/** IO_MUX_GPIO17_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO17_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO17_FUN_WPD_M  (IO_MUX_GPIO17_FUN_WPD_V << IO_MUX_GPIO17_FUN_WPD_S)
-#define IO_MUX_GPIO17_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO17_FUN_WPD_S  7
-/** IO_MUX_GPIO17_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO17_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO17_FUN_WPU_M  (IO_MUX_GPIO17_FUN_WPU_V << IO_MUX_GPIO17_FUN_WPU_S)
-#define IO_MUX_GPIO17_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO17_FUN_WPU_S  8
-/** IO_MUX_GPIO17_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO17_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO17_FUN_IE_M  (IO_MUX_GPIO17_FUN_IE_V << IO_MUX_GPIO17_FUN_IE_S)
-#define IO_MUX_GPIO17_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO17_FUN_IE_S  9
-/** IO_MUX_GPIO17_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO17_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO17_FUN_DRV_M  (IO_MUX_GPIO17_FUN_DRV_V << IO_MUX_GPIO17_FUN_DRV_S)
-#define IO_MUX_GPIO17_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO17_FUN_DRV_S  10
-/** IO_MUX_GPIO17_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO17_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO17_MCU_SEL_M  (IO_MUX_GPIO17_MCU_SEL_V << IO_MUX_GPIO17_MCU_SEL_S)
-#define IO_MUX_GPIO17_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO17_MCU_SEL_S  12
-/** IO_MUX_GPIO17_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO17_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO17_FILTER_EN_M  (IO_MUX_GPIO17_FILTER_EN_V << IO_MUX_GPIO17_FILTER_EN_S)
-#define IO_MUX_GPIO17_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO17_FILTER_EN_S  15
-
-/** IO_MUX_gpio18_REG register
- *  iomux control register for gpio18
- */
-#define IO_MUX_GPIO18_REG (DR_REG_IO_MUX_BASE + 0x4c)
-/** IO_MUX_GPIO18_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO18_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO18_MCU_OE_M  (IO_MUX_GPIO18_MCU_OE_V << IO_MUX_GPIO18_MCU_OE_S)
-#define IO_MUX_GPIO18_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO18_MCU_OE_S  0
-/** IO_MUX_GPIO18_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO18_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO18_SLP_SEL_M  (IO_MUX_GPIO18_SLP_SEL_V << IO_MUX_GPIO18_SLP_SEL_S)
-#define IO_MUX_GPIO18_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO18_SLP_SEL_S  1
-/** IO_MUX_GPIO18_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO18_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO18_MCU_WPD_M  (IO_MUX_GPIO18_MCU_WPD_V << IO_MUX_GPIO18_MCU_WPD_S)
-#define IO_MUX_GPIO18_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO18_MCU_WPD_S  2
-/** IO_MUX_GPIO18_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO18_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO18_MCU_WPU_M  (IO_MUX_GPIO18_MCU_WPU_V << IO_MUX_GPIO18_MCU_WPU_S)
-#define IO_MUX_GPIO18_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO18_MCU_WPU_S  3
-/** IO_MUX_GPIO18_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO18_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO18_MCU_IE_M  (IO_MUX_GPIO18_MCU_IE_V << IO_MUX_GPIO18_MCU_IE_S)
-#define IO_MUX_GPIO18_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO18_MCU_IE_S  4
-/** IO_MUX_GPIO18_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO18_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO18_MCU_DRV_M  (IO_MUX_GPIO18_MCU_DRV_V << IO_MUX_GPIO18_MCU_DRV_S)
-#define IO_MUX_GPIO18_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO18_MCU_DRV_S  5
-/** IO_MUX_GPIO18_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO18_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO18_FUN_WPD_M  (IO_MUX_GPIO18_FUN_WPD_V << IO_MUX_GPIO18_FUN_WPD_S)
-#define IO_MUX_GPIO18_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO18_FUN_WPD_S  7
-/** IO_MUX_GPIO18_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO18_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO18_FUN_WPU_M  (IO_MUX_GPIO18_FUN_WPU_V << IO_MUX_GPIO18_FUN_WPU_S)
-#define IO_MUX_GPIO18_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO18_FUN_WPU_S  8
-/** IO_MUX_GPIO18_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO18_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO18_FUN_IE_M  (IO_MUX_GPIO18_FUN_IE_V << IO_MUX_GPIO18_FUN_IE_S)
-#define IO_MUX_GPIO18_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO18_FUN_IE_S  9
-/** IO_MUX_GPIO18_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO18_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO18_FUN_DRV_M  (IO_MUX_GPIO18_FUN_DRV_V << IO_MUX_GPIO18_FUN_DRV_S)
-#define IO_MUX_GPIO18_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO18_FUN_DRV_S  10
-/** IO_MUX_GPIO18_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO18_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO18_MCU_SEL_M  (IO_MUX_GPIO18_MCU_SEL_V << IO_MUX_GPIO18_MCU_SEL_S)
-#define IO_MUX_GPIO18_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO18_MCU_SEL_S  12
-/** IO_MUX_GPIO18_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO18_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO18_FILTER_EN_M  (IO_MUX_GPIO18_FILTER_EN_V << IO_MUX_GPIO18_FILTER_EN_S)
-#define IO_MUX_GPIO18_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO18_FILTER_EN_S  15
-
-/** IO_MUX_gpio19_REG register
- *  iomux control register for gpio19
- */
-#define IO_MUX_GPIO19_REG (DR_REG_IO_MUX_BASE + 0x50)
-/** IO_MUX_GPIO19_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO19_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO19_MCU_OE_M  (IO_MUX_GPIO19_MCU_OE_V << IO_MUX_GPIO19_MCU_OE_S)
-#define IO_MUX_GPIO19_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO19_MCU_OE_S  0
-/** IO_MUX_GPIO19_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO19_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO19_SLP_SEL_M  (IO_MUX_GPIO19_SLP_SEL_V << IO_MUX_GPIO19_SLP_SEL_S)
-#define IO_MUX_GPIO19_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO19_SLP_SEL_S  1
-/** IO_MUX_GPIO19_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO19_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO19_MCU_WPD_M  (IO_MUX_GPIO19_MCU_WPD_V << IO_MUX_GPIO19_MCU_WPD_S)
-#define IO_MUX_GPIO19_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO19_MCU_WPD_S  2
-/** IO_MUX_GPIO19_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO19_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO19_MCU_WPU_M  (IO_MUX_GPIO19_MCU_WPU_V << IO_MUX_GPIO19_MCU_WPU_S)
-#define IO_MUX_GPIO19_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO19_MCU_WPU_S  3
-/** IO_MUX_GPIO19_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO19_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO19_MCU_IE_M  (IO_MUX_GPIO19_MCU_IE_V << IO_MUX_GPIO19_MCU_IE_S)
-#define IO_MUX_GPIO19_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO19_MCU_IE_S  4
-/** IO_MUX_GPIO19_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO19_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO19_MCU_DRV_M  (IO_MUX_GPIO19_MCU_DRV_V << IO_MUX_GPIO19_MCU_DRV_S)
-#define IO_MUX_GPIO19_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO19_MCU_DRV_S  5
-/** IO_MUX_GPIO19_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO19_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO19_FUN_WPD_M  (IO_MUX_GPIO19_FUN_WPD_V << IO_MUX_GPIO19_FUN_WPD_S)
-#define IO_MUX_GPIO19_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO19_FUN_WPD_S  7
-/** IO_MUX_GPIO19_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO19_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO19_FUN_WPU_M  (IO_MUX_GPIO19_FUN_WPU_V << IO_MUX_GPIO19_FUN_WPU_S)
-#define IO_MUX_GPIO19_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO19_FUN_WPU_S  8
-/** IO_MUX_GPIO19_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO19_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO19_FUN_IE_M  (IO_MUX_GPIO19_FUN_IE_V << IO_MUX_GPIO19_FUN_IE_S)
-#define IO_MUX_GPIO19_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO19_FUN_IE_S  9
-/** IO_MUX_GPIO19_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO19_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO19_FUN_DRV_M  (IO_MUX_GPIO19_FUN_DRV_V << IO_MUX_GPIO19_FUN_DRV_S)
-#define IO_MUX_GPIO19_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO19_FUN_DRV_S  10
-/** IO_MUX_GPIO19_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO19_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO19_MCU_SEL_M  (IO_MUX_GPIO19_MCU_SEL_V << IO_MUX_GPIO19_MCU_SEL_S)
-#define IO_MUX_GPIO19_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO19_MCU_SEL_S  12
-/** IO_MUX_GPIO19_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO19_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO19_FILTER_EN_M  (IO_MUX_GPIO19_FILTER_EN_V << IO_MUX_GPIO19_FILTER_EN_S)
-#define IO_MUX_GPIO19_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO19_FILTER_EN_S  15
-
-/** IO_MUX_gpio20_REG register
- *  iomux control register for gpio20
- */
-#define IO_MUX_GPIO20_REG (DR_REG_IO_MUX_BASE + 0x54)
-/** IO_MUX_GPIO20_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO20_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO20_MCU_OE_M  (IO_MUX_GPIO20_MCU_OE_V << IO_MUX_GPIO20_MCU_OE_S)
-#define IO_MUX_GPIO20_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO20_MCU_OE_S  0
-/** IO_MUX_GPIO20_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO20_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO20_SLP_SEL_M  (IO_MUX_GPIO20_SLP_SEL_V << IO_MUX_GPIO20_SLP_SEL_S)
-#define IO_MUX_GPIO20_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO20_SLP_SEL_S  1
-/** IO_MUX_GPIO20_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO20_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO20_MCU_WPD_M  (IO_MUX_GPIO20_MCU_WPD_V << IO_MUX_GPIO20_MCU_WPD_S)
-#define IO_MUX_GPIO20_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO20_MCU_WPD_S  2
-/** IO_MUX_GPIO20_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO20_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO20_MCU_WPU_M  (IO_MUX_GPIO20_MCU_WPU_V << IO_MUX_GPIO20_MCU_WPU_S)
-#define IO_MUX_GPIO20_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO20_MCU_WPU_S  3
-/** IO_MUX_GPIO20_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO20_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO20_MCU_IE_M  (IO_MUX_GPIO20_MCU_IE_V << IO_MUX_GPIO20_MCU_IE_S)
-#define IO_MUX_GPIO20_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO20_MCU_IE_S  4
-/** IO_MUX_GPIO20_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO20_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO20_MCU_DRV_M  (IO_MUX_GPIO20_MCU_DRV_V << IO_MUX_GPIO20_MCU_DRV_S)
-#define IO_MUX_GPIO20_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO20_MCU_DRV_S  5
-/** IO_MUX_GPIO20_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO20_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO20_FUN_WPD_M  (IO_MUX_GPIO20_FUN_WPD_V << IO_MUX_GPIO20_FUN_WPD_S)
-#define IO_MUX_GPIO20_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO20_FUN_WPD_S  7
-/** IO_MUX_GPIO20_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO20_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO20_FUN_WPU_M  (IO_MUX_GPIO20_FUN_WPU_V << IO_MUX_GPIO20_FUN_WPU_S)
-#define IO_MUX_GPIO20_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO20_FUN_WPU_S  8
-/** IO_MUX_GPIO20_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO20_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO20_FUN_IE_M  (IO_MUX_GPIO20_FUN_IE_V << IO_MUX_GPIO20_FUN_IE_S)
-#define IO_MUX_GPIO20_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO20_FUN_IE_S  9
-/** IO_MUX_GPIO20_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO20_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO20_FUN_DRV_M  (IO_MUX_GPIO20_FUN_DRV_V << IO_MUX_GPIO20_FUN_DRV_S)
-#define IO_MUX_GPIO20_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO20_FUN_DRV_S  10
-/** IO_MUX_GPIO20_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO20_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO20_MCU_SEL_M  (IO_MUX_GPIO20_MCU_SEL_V << IO_MUX_GPIO20_MCU_SEL_S)
-#define IO_MUX_GPIO20_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO20_MCU_SEL_S  12
-/** IO_MUX_GPIO20_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO20_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO20_FILTER_EN_M  (IO_MUX_GPIO20_FILTER_EN_V << IO_MUX_GPIO20_FILTER_EN_S)
-#define IO_MUX_GPIO20_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO20_FILTER_EN_S  15
-
-/** IO_MUX_gpio21_REG register
- *  iomux control register for gpio21
- */
-#define IO_MUX_GPIO21_REG (DR_REG_IO_MUX_BASE + 0x58)
-/** IO_MUX_GPIO21_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO21_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO21_MCU_OE_M  (IO_MUX_GPIO21_MCU_OE_V << IO_MUX_GPIO21_MCU_OE_S)
-#define IO_MUX_GPIO21_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO21_MCU_OE_S  0
-/** IO_MUX_GPIO21_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO21_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO21_SLP_SEL_M  (IO_MUX_GPIO21_SLP_SEL_V << IO_MUX_GPIO21_SLP_SEL_S)
-#define IO_MUX_GPIO21_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO21_SLP_SEL_S  1
-/** IO_MUX_GPIO21_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO21_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO21_MCU_WPD_M  (IO_MUX_GPIO21_MCU_WPD_V << IO_MUX_GPIO21_MCU_WPD_S)
-#define IO_MUX_GPIO21_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO21_MCU_WPD_S  2
-/** IO_MUX_GPIO21_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO21_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO21_MCU_WPU_M  (IO_MUX_GPIO21_MCU_WPU_V << IO_MUX_GPIO21_MCU_WPU_S)
-#define IO_MUX_GPIO21_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO21_MCU_WPU_S  3
-/** IO_MUX_GPIO21_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO21_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO21_MCU_IE_M  (IO_MUX_GPIO21_MCU_IE_V << IO_MUX_GPIO21_MCU_IE_S)
-#define IO_MUX_GPIO21_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO21_MCU_IE_S  4
-/** IO_MUX_GPIO21_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO21_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO21_MCU_DRV_M  (IO_MUX_GPIO21_MCU_DRV_V << IO_MUX_GPIO21_MCU_DRV_S)
-#define IO_MUX_GPIO21_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO21_MCU_DRV_S  5
-/** IO_MUX_GPIO21_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO21_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO21_FUN_WPD_M  (IO_MUX_GPIO21_FUN_WPD_V << IO_MUX_GPIO21_FUN_WPD_S)
-#define IO_MUX_GPIO21_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO21_FUN_WPD_S  7
-/** IO_MUX_GPIO21_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO21_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO21_FUN_WPU_M  (IO_MUX_GPIO21_FUN_WPU_V << IO_MUX_GPIO21_FUN_WPU_S)
-#define IO_MUX_GPIO21_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO21_FUN_WPU_S  8
-/** IO_MUX_GPIO21_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO21_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO21_FUN_IE_M  (IO_MUX_GPIO21_FUN_IE_V << IO_MUX_GPIO21_FUN_IE_S)
-#define IO_MUX_GPIO21_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO21_FUN_IE_S  9
-/** IO_MUX_GPIO21_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO21_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO21_FUN_DRV_M  (IO_MUX_GPIO21_FUN_DRV_V << IO_MUX_GPIO21_FUN_DRV_S)
-#define IO_MUX_GPIO21_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO21_FUN_DRV_S  10
-/** IO_MUX_GPIO21_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO21_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO21_MCU_SEL_M  (IO_MUX_GPIO21_MCU_SEL_V << IO_MUX_GPIO21_MCU_SEL_S)
-#define IO_MUX_GPIO21_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO21_MCU_SEL_S  12
-/** IO_MUX_GPIO21_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO21_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO21_FILTER_EN_M  (IO_MUX_GPIO21_FILTER_EN_V << IO_MUX_GPIO21_FILTER_EN_S)
-#define IO_MUX_GPIO21_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO21_FILTER_EN_S  15
-
-/** IO_MUX_gpio22_REG register
- *  iomux control register for gpio22
- */
-#define IO_MUX_GPIO22_REG (DR_REG_IO_MUX_BASE + 0x5c)
-/** IO_MUX_GPIO22_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO22_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO22_MCU_OE_M  (IO_MUX_GPIO22_MCU_OE_V << IO_MUX_GPIO22_MCU_OE_S)
-#define IO_MUX_GPIO22_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO22_MCU_OE_S  0
-/** IO_MUX_GPIO22_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO22_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO22_SLP_SEL_M  (IO_MUX_GPIO22_SLP_SEL_V << IO_MUX_GPIO22_SLP_SEL_S)
-#define IO_MUX_GPIO22_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO22_SLP_SEL_S  1
-/** IO_MUX_GPIO22_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO22_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO22_MCU_WPD_M  (IO_MUX_GPIO22_MCU_WPD_V << IO_MUX_GPIO22_MCU_WPD_S)
-#define IO_MUX_GPIO22_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO22_MCU_WPD_S  2
-/** IO_MUX_GPIO22_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO22_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO22_MCU_WPU_M  (IO_MUX_GPIO22_MCU_WPU_V << IO_MUX_GPIO22_MCU_WPU_S)
-#define IO_MUX_GPIO22_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO22_MCU_WPU_S  3
-/** IO_MUX_GPIO22_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO22_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO22_MCU_IE_M  (IO_MUX_GPIO22_MCU_IE_V << IO_MUX_GPIO22_MCU_IE_S)
-#define IO_MUX_GPIO22_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO22_MCU_IE_S  4
-/** IO_MUX_GPIO22_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO22_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO22_MCU_DRV_M  (IO_MUX_GPIO22_MCU_DRV_V << IO_MUX_GPIO22_MCU_DRV_S)
-#define IO_MUX_GPIO22_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO22_MCU_DRV_S  5
-/** IO_MUX_GPIO22_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO22_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO22_FUN_WPD_M  (IO_MUX_GPIO22_FUN_WPD_V << IO_MUX_GPIO22_FUN_WPD_S)
-#define IO_MUX_GPIO22_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO22_FUN_WPD_S  7
-/** IO_MUX_GPIO22_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO22_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO22_FUN_WPU_M  (IO_MUX_GPIO22_FUN_WPU_V << IO_MUX_GPIO22_FUN_WPU_S)
-#define IO_MUX_GPIO22_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO22_FUN_WPU_S  8
-/** IO_MUX_GPIO22_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO22_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO22_FUN_IE_M  (IO_MUX_GPIO22_FUN_IE_V << IO_MUX_GPIO22_FUN_IE_S)
-#define IO_MUX_GPIO22_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO22_FUN_IE_S  9
-/** IO_MUX_GPIO22_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO22_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO22_FUN_DRV_M  (IO_MUX_GPIO22_FUN_DRV_V << IO_MUX_GPIO22_FUN_DRV_S)
-#define IO_MUX_GPIO22_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO22_FUN_DRV_S  10
-/** IO_MUX_GPIO22_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO22_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO22_MCU_SEL_M  (IO_MUX_GPIO22_MCU_SEL_V << IO_MUX_GPIO22_MCU_SEL_S)
-#define IO_MUX_GPIO22_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO22_MCU_SEL_S  12
-/** IO_MUX_GPIO22_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO22_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO22_FILTER_EN_M  (IO_MUX_GPIO22_FILTER_EN_V << IO_MUX_GPIO22_FILTER_EN_S)
-#define IO_MUX_GPIO22_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO22_FILTER_EN_S  15
-
-/** IO_MUX_gpio23_REG register
- *  iomux control register for gpio23
- */
-#define IO_MUX_GPIO23_REG (DR_REG_IO_MUX_BASE + 0x60)
-/** IO_MUX_GPIO23_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO23_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO23_MCU_OE_M  (IO_MUX_GPIO23_MCU_OE_V << IO_MUX_GPIO23_MCU_OE_S)
-#define IO_MUX_GPIO23_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO23_MCU_OE_S  0
-/** IO_MUX_GPIO23_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO23_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO23_SLP_SEL_M  (IO_MUX_GPIO23_SLP_SEL_V << IO_MUX_GPIO23_SLP_SEL_S)
-#define IO_MUX_GPIO23_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO23_SLP_SEL_S  1
-/** IO_MUX_GPIO23_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO23_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO23_MCU_WPD_M  (IO_MUX_GPIO23_MCU_WPD_V << IO_MUX_GPIO23_MCU_WPD_S)
-#define IO_MUX_GPIO23_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO23_MCU_WPD_S  2
-/** IO_MUX_GPIO23_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO23_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO23_MCU_WPU_M  (IO_MUX_GPIO23_MCU_WPU_V << IO_MUX_GPIO23_MCU_WPU_S)
-#define IO_MUX_GPIO23_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO23_MCU_WPU_S  3
-/** IO_MUX_GPIO23_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO23_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO23_MCU_IE_M  (IO_MUX_GPIO23_MCU_IE_V << IO_MUX_GPIO23_MCU_IE_S)
-#define IO_MUX_GPIO23_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO23_MCU_IE_S  4
-/** IO_MUX_GPIO23_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO23_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO23_MCU_DRV_M  (IO_MUX_GPIO23_MCU_DRV_V << IO_MUX_GPIO23_MCU_DRV_S)
-#define IO_MUX_GPIO23_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO23_MCU_DRV_S  5
-/** IO_MUX_GPIO23_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO23_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO23_FUN_WPD_M  (IO_MUX_GPIO23_FUN_WPD_V << IO_MUX_GPIO23_FUN_WPD_S)
-#define IO_MUX_GPIO23_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO23_FUN_WPD_S  7
-/** IO_MUX_GPIO23_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO23_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO23_FUN_WPU_M  (IO_MUX_GPIO23_FUN_WPU_V << IO_MUX_GPIO23_FUN_WPU_S)
-#define IO_MUX_GPIO23_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO23_FUN_WPU_S  8
-/** IO_MUX_GPIO23_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO23_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO23_FUN_IE_M  (IO_MUX_GPIO23_FUN_IE_V << IO_MUX_GPIO23_FUN_IE_S)
-#define IO_MUX_GPIO23_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO23_FUN_IE_S  9
-/** IO_MUX_GPIO23_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO23_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO23_FUN_DRV_M  (IO_MUX_GPIO23_FUN_DRV_V << IO_MUX_GPIO23_FUN_DRV_S)
-#define IO_MUX_GPIO23_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO23_FUN_DRV_S  10
-/** IO_MUX_GPIO23_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO23_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO23_MCU_SEL_M  (IO_MUX_GPIO23_MCU_SEL_V << IO_MUX_GPIO23_MCU_SEL_S)
-#define IO_MUX_GPIO23_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO23_MCU_SEL_S  12
-/** IO_MUX_GPIO23_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO23_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO23_FILTER_EN_M  (IO_MUX_GPIO23_FILTER_EN_V << IO_MUX_GPIO23_FILTER_EN_S)
-#define IO_MUX_GPIO23_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO23_FILTER_EN_S  15
-
-/** IO_MUX_gpio24_REG register
- *  iomux control register for gpio24
- */
-#define IO_MUX_GPIO24_REG (DR_REG_IO_MUX_BASE + 0x64)
-/** IO_MUX_GPIO24_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO24_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO24_MCU_OE_M  (IO_MUX_GPIO24_MCU_OE_V << IO_MUX_GPIO24_MCU_OE_S)
-#define IO_MUX_GPIO24_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO24_MCU_OE_S  0
-/** IO_MUX_GPIO24_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO24_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO24_SLP_SEL_M  (IO_MUX_GPIO24_SLP_SEL_V << IO_MUX_GPIO24_SLP_SEL_S)
-#define IO_MUX_GPIO24_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO24_SLP_SEL_S  1
-/** IO_MUX_GPIO24_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO24_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO24_MCU_WPD_M  (IO_MUX_GPIO24_MCU_WPD_V << IO_MUX_GPIO24_MCU_WPD_S)
-#define IO_MUX_GPIO24_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO24_MCU_WPD_S  2
-/** IO_MUX_GPIO24_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO24_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO24_MCU_WPU_M  (IO_MUX_GPIO24_MCU_WPU_V << IO_MUX_GPIO24_MCU_WPU_S)
-#define IO_MUX_GPIO24_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO24_MCU_WPU_S  3
-/** IO_MUX_GPIO24_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO24_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO24_MCU_IE_M  (IO_MUX_GPIO24_MCU_IE_V << IO_MUX_GPIO24_MCU_IE_S)
-#define IO_MUX_GPIO24_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO24_MCU_IE_S  4
-/** IO_MUX_GPIO24_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO24_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO24_MCU_DRV_M  (IO_MUX_GPIO24_MCU_DRV_V << IO_MUX_GPIO24_MCU_DRV_S)
-#define IO_MUX_GPIO24_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO24_MCU_DRV_S  5
-/** IO_MUX_GPIO24_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO24_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO24_FUN_WPD_M  (IO_MUX_GPIO24_FUN_WPD_V << IO_MUX_GPIO24_FUN_WPD_S)
-#define IO_MUX_GPIO24_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO24_FUN_WPD_S  7
-/** IO_MUX_GPIO24_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO24_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO24_FUN_WPU_M  (IO_MUX_GPIO24_FUN_WPU_V << IO_MUX_GPIO24_FUN_WPU_S)
-#define IO_MUX_GPIO24_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO24_FUN_WPU_S  8
-/** IO_MUX_GPIO24_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO24_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO24_FUN_IE_M  (IO_MUX_GPIO24_FUN_IE_V << IO_MUX_GPIO24_FUN_IE_S)
-#define IO_MUX_GPIO24_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO24_FUN_IE_S  9
-/** IO_MUX_GPIO24_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO24_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO24_FUN_DRV_M  (IO_MUX_GPIO24_FUN_DRV_V << IO_MUX_GPIO24_FUN_DRV_S)
-#define IO_MUX_GPIO24_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO24_FUN_DRV_S  10
-/** IO_MUX_GPIO24_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO24_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO24_MCU_SEL_M  (IO_MUX_GPIO24_MCU_SEL_V << IO_MUX_GPIO24_MCU_SEL_S)
-#define IO_MUX_GPIO24_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO24_MCU_SEL_S  12
-/** IO_MUX_GPIO24_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO24_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO24_FILTER_EN_M  (IO_MUX_GPIO24_FILTER_EN_V << IO_MUX_GPIO24_FILTER_EN_S)
-#define IO_MUX_GPIO24_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO24_FILTER_EN_S  15
-
-/** IO_MUX_gpio25_REG register
- *  iomux control register for gpio25
- */
-#define IO_MUX_GPIO25_REG (DR_REG_IO_MUX_BASE + 0x68)
-/** IO_MUX_GPIO25_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO25_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO25_MCU_OE_M  (IO_MUX_GPIO25_MCU_OE_V << IO_MUX_GPIO25_MCU_OE_S)
-#define IO_MUX_GPIO25_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO25_MCU_OE_S  0
-/** IO_MUX_GPIO25_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO25_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO25_SLP_SEL_M  (IO_MUX_GPIO25_SLP_SEL_V << IO_MUX_GPIO25_SLP_SEL_S)
-#define IO_MUX_GPIO25_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO25_SLP_SEL_S  1
-/** IO_MUX_GPIO25_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO25_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO25_MCU_WPD_M  (IO_MUX_GPIO25_MCU_WPD_V << IO_MUX_GPIO25_MCU_WPD_S)
-#define IO_MUX_GPIO25_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO25_MCU_WPD_S  2
-/** IO_MUX_GPIO25_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO25_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO25_MCU_WPU_M  (IO_MUX_GPIO25_MCU_WPU_V << IO_MUX_GPIO25_MCU_WPU_S)
-#define IO_MUX_GPIO25_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO25_MCU_WPU_S  3
-/** IO_MUX_GPIO25_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO25_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO25_MCU_IE_M  (IO_MUX_GPIO25_MCU_IE_V << IO_MUX_GPIO25_MCU_IE_S)
-#define IO_MUX_GPIO25_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO25_MCU_IE_S  4
-/** IO_MUX_GPIO25_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO25_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO25_MCU_DRV_M  (IO_MUX_GPIO25_MCU_DRV_V << IO_MUX_GPIO25_MCU_DRV_S)
-#define IO_MUX_GPIO25_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO25_MCU_DRV_S  5
-/** IO_MUX_GPIO25_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO25_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO25_FUN_WPD_M  (IO_MUX_GPIO25_FUN_WPD_V << IO_MUX_GPIO25_FUN_WPD_S)
-#define IO_MUX_GPIO25_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO25_FUN_WPD_S  7
-/** IO_MUX_GPIO25_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO25_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO25_FUN_WPU_M  (IO_MUX_GPIO25_FUN_WPU_V << IO_MUX_GPIO25_FUN_WPU_S)
-#define IO_MUX_GPIO25_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO25_FUN_WPU_S  8
-/** IO_MUX_GPIO25_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO25_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO25_FUN_IE_M  (IO_MUX_GPIO25_FUN_IE_V << IO_MUX_GPIO25_FUN_IE_S)
-#define IO_MUX_GPIO25_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO25_FUN_IE_S  9
-/** IO_MUX_GPIO25_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO25_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO25_FUN_DRV_M  (IO_MUX_GPIO25_FUN_DRV_V << IO_MUX_GPIO25_FUN_DRV_S)
-#define IO_MUX_GPIO25_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO25_FUN_DRV_S  10
-/** IO_MUX_GPIO25_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO25_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO25_MCU_SEL_M  (IO_MUX_GPIO25_MCU_SEL_V << IO_MUX_GPIO25_MCU_SEL_S)
-#define IO_MUX_GPIO25_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO25_MCU_SEL_S  12
-/** IO_MUX_GPIO25_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO25_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO25_FILTER_EN_M  (IO_MUX_GPIO25_FILTER_EN_V << IO_MUX_GPIO25_FILTER_EN_S)
-#define IO_MUX_GPIO25_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO25_FILTER_EN_S  15
-
-/** IO_MUX_gpio26_REG register
- *  iomux control register for gpio26
- */
-#define IO_MUX_GPIO26_REG (DR_REG_IO_MUX_BASE + 0x6c)
-/** IO_MUX_GPIO26_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO26_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO26_MCU_OE_M  (IO_MUX_GPIO26_MCU_OE_V << IO_MUX_GPIO26_MCU_OE_S)
-#define IO_MUX_GPIO26_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO26_MCU_OE_S  0
-/** IO_MUX_GPIO26_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO26_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO26_SLP_SEL_M  (IO_MUX_GPIO26_SLP_SEL_V << IO_MUX_GPIO26_SLP_SEL_S)
-#define IO_MUX_GPIO26_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO26_SLP_SEL_S  1
-/** IO_MUX_GPIO26_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO26_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO26_MCU_WPD_M  (IO_MUX_GPIO26_MCU_WPD_V << IO_MUX_GPIO26_MCU_WPD_S)
-#define IO_MUX_GPIO26_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO26_MCU_WPD_S  2
-/** IO_MUX_GPIO26_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO26_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO26_MCU_WPU_M  (IO_MUX_GPIO26_MCU_WPU_V << IO_MUX_GPIO26_MCU_WPU_S)
-#define IO_MUX_GPIO26_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO26_MCU_WPU_S  3
-/** IO_MUX_GPIO26_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO26_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO26_MCU_IE_M  (IO_MUX_GPIO26_MCU_IE_V << IO_MUX_GPIO26_MCU_IE_S)
-#define IO_MUX_GPIO26_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO26_MCU_IE_S  4
-/** IO_MUX_GPIO26_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO26_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO26_MCU_DRV_M  (IO_MUX_GPIO26_MCU_DRV_V << IO_MUX_GPIO26_MCU_DRV_S)
-#define IO_MUX_GPIO26_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO26_MCU_DRV_S  5
-/** IO_MUX_GPIO26_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO26_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO26_FUN_WPD_M  (IO_MUX_GPIO26_FUN_WPD_V << IO_MUX_GPIO26_FUN_WPD_S)
-#define IO_MUX_GPIO26_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO26_FUN_WPD_S  7
-/** IO_MUX_GPIO26_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO26_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO26_FUN_WPU_M  (IO_MUX_GPIO26_FUN_WPU_V << IO_MUX_GPIO26_FUN_WPU_S)
-#define IO_MUX_GPIO26_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO26_FUN_WPU_S  8
-/** IO_MUX_GPIO26_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO26_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO26_FUN_IE_M  (IO_MUX_GPIO26_FUN_IE_V << IO_MUX_GPIO26_FUN_IE_S)
-#define IO_MUX_GPIO26_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO26_FUN_IE_S  9
-/** IO_MUX_GPIO26_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO26_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO26_FUN_DRV_M  (IO_MUX_GPIO26_FUN_DRV_V << IO_MUX_GPIO26_FUN_DRV_S)
-#define IO_MUX_GPIO26_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO26_FUN_DRV_S  10
-/** IO_MUX_GPIO26_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO26_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO26_MCU_SEL_M  (IO_MUX_GPIO26_MCU_SEL_V << IO_MUX_GPIO26_MCU_SEL_S)
-#define IO_MUX_GPIO26_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO26_MCU_SEL_S  12
-/** IO_MUX_GPIO26_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO26_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO26_FILTER_EN_M  (IO_MUX_GPIO26_FILTER_EN_V << IO_MUX_GPIO26_FILTER_EN_S)
-#define IO_MUX_GPIO26_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO26_FILTER_EN_S  15
-
-/** IO_MUX_gpio27_REG register
- *  iomux control register for gpio27
- */
-#define IO_MUX_GPIO27_REG (DR_REG_IO_MUX_BASE + 0x70)
-/** IO_MUX_GPIO27_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO27_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO27_MCU_OE_M  (IO_MUX_GPIO27_MCU_OE_V << IO_MUX_GPIO27_MCU_OE_S)
-#define IO_MUX_GPIO27_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO27_MCU_OE_S  0
-/** IO_MUX_GPIO27_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO27_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO27_SLP_SEL_M  (IO_MUX_GPIO27_SLP_SEL_V << IO_MUX_GPIO27_SLP_SEL_S)
-#define IO_MUX_GPIO27_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO27_SLP_SEL_S  1
-/** IO_MUX_GPIO27_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO27_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO27_MCU_WPD_M  (IO_MUX_GPIO27_MCU_WPD_V << IO_MUX_GPIO27_MCU_WPD_S)
-#define IO_MUX_GPIO27_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO27_MCU_WPD_S  2
-/** IO_MUX_GPIO27_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO27_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO27_MCU_WPU_M  (IO_MUX_GPIO27_MCU_WPU_V << IO_MUX_GPIO27_MCU_WPU_S)
-#define IO_MUX_GPIO27_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO27_MCU_WPU_S  3
-/** IO_MUX_GPIO27_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO27_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO27_MCU_IE_M  (IO_MUX_GPIO27_MCU_IE_V << IO_MUX_GPIO27_MCU_IE_S)
-#define IO_MUX_GPIO27_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO27_MCU_IE_S  4
-/** IO_MUX_GPIO27_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO27_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO27_MCU_DRV_M  (IO_MUX_GPIO27_MCU_DRV_V << IO_MUX_GPIO27_MCU_DRV_S)
-#define IO_MUX_GPIO27_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO27_MCU_DRV_S  5
-/** IO_MUX_GPIO27_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO27_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO27_FUN_WPD_M  (IO_MUX_GPIO27_FUN_WPD_V << IO_MUX_GPIO27_FUN_WPD_S)
-#define IO_MUX_GPIO27_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO27_FUN_WPD_S  7
-/** IO_MUX_GPIO27_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO27_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO27_FUN_WPU_M  (IO_MUX_GPIO27_FUN_WPU_V << IO_MUX_GPIO27_FUN_WPU_S)
-#define IO_MUX_GPIO27_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO27_FUN_WPU_S  8
-/** IO_MUX_GPIO27_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO27_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO27_FUN_IE_M  (IO_MUX_GPIO27_FUN_IE_V << IO_MUX_GPIO27_FUN_IE_S)
-#define IO_MUX_GPIO27_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO27_FUN_IE_S  9
-/** IO_MUX_GPIO27_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO27_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO27_FUN_DRV_M  (IO_MUX_GPIO27_FUN_DRV_V << IO_MUX_GPIO27_FUN_DRV_S)
-#define IO_MUX_GPIO27_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO27_FUN_DRV_S  10
-/** IO_MUX_GPIO27_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO27_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO27_MCU_SEL_M  (IO_MUX_GPIO27_MCU_SEL_V << IO_MUX_GPIO27_MCU_SEL_S)
-#define IO_MUX_GPIO27_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO27_MCU_SEL_S  12
-/** IO_MUX_GPIO27_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO27_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO27_FILTER_EN_M  (IO_MUX_GPIO27_FILTER_EN_V << IO_MUX_GPIO27_FILTER_EN_S)
-#define IO_MUX_GPIO27_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO27_FILTER_EN_S  15
-
-/** IO_MUX_gpio28_REG register
- *  iomux control register for gpio28
- */
-#define IO_MUX_GPIO28_REG (DR_REG_IO_MUX_BASE + 0x74)
-/** IO_MUX_GPIO28_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO28_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO28_MCU_OE_M  (IO_MUX_GPIO28_MCU_OE_V << IO_MUX_GPIO28_MCU_OE_S)
-#define IO_MUX_GPIO28_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO28_MCU_OE_S  0
-/** IO_MUX_GPIO28_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO28_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO28_SLP_SEL_M  (IO_MUX_GPIO28_SLP_SEL_V << IO_MUX_GPIO28_SLP_SEL_S)
-#define IO_MUX_GPIO28_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO28_SLP_SEL_S  1
-/** IO_MUX_GPIO28_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO28_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO28_MCU_WPD_M  (IO_MUX_GPIO28_MCU_WPD_V << IO_MUX_GPIO28_MCU_WPD_S)
-#define IO_MUX_GPIO28_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO28_MCU_WPD_S  2
-/** IO_MUX_GPIO28_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO28_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO28_MCU_WPU_M  (IO_MUX_GPIO28_MCU_WPU_V << IO_MUX_GPIO28_MCU_WPU_S)
-#define IO_MUX_GPIO28_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO28_MCU_WPU_S  3
-/** IO_MUX_GPIO28_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO28_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO28_MCU_IE_M  (IO_MUX_GPIO28_MCU_IE_V << IO_MUX_GPIO28_MCU_IE_S)
-#define IO_MUX_GPIO28_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO28_MCU_IE_S  4
-/** IO_MUX_GPIO28_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO28_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO28_MCU_DRV_M  (IO_MUX_GPIO28_MCU_DRV_V << IO_MUX_GPIO28_MCU_DRV_S)
-#define IO_MUX_GPIO28_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO28_MCU_DRV_S  5
-/** IO_MUX_GPIO28_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO28_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO28_FUN_WPD_M  (IO_MUX_GPIO28_FUN_WPD_V << IO_MUX_GPIO28_FUN_WPD_S)
-#define IO_MUX_GPIO28_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO28_FUN_WPD_S  7
-/** IO_MUX_GPIO28_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO28_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO28_FUN_WPU_M  (IO_MUX_GPIO28_FUN_WPU_V << IO_MUX_GPIO28_FUN_WPU_S)
-#define IO_MUX_GPIO28_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO28_FUN_WPU_S  8
-/** IO_MUX_GPIO28_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO28_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO28_FUN_IE_M  (IO_MUX_GPIO28_FUN_IE_V << IO_MUX_GPIO28_FUN_IE_S)
-#define IO_MUX_GPIO28_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO28_FUN_IE_S  9
-/** IO_MUX_GPIO28_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO28_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO28_FUN_DRV_M  (IO_MUX_GPIO28_FUN_DRV_V << IO_MUX_GPIO28_FUN_DRV_S)
-#define IO_MUX_GPIO28_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO28_FUN_DRV_S  10
-/** IO_MUX_GPIO28_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO28_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO28_MCU_SEL_M  (IO_MUX_GPIO28_MCU_SEL_V << IO_MUX_GPIO28_MCU_SEL_S)
-#define IO_MUX_GPIO28_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO28_MCU_SEL_S  12
-/** IO_MUX_GPIO28_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO28_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO28_FILTER_EN_M  (IO_MUX_GPIO28_FILTER_EN_V << IO_MUX_GPIO28_FILTER_EN_S)
-#define IO_MUX_GPIO28_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO28_FILTER_EN_S  15
-
-/** IO_MUX_gpio29_REG register
- *  iomux control register for gpio29
- */
-#define IO_MUX_GPIO29_REG (DR_REG_IO_MUX_BASE + 0x78)
-/** IO_MUX_GPIO29_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO29_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO29_MCU_OE_M  (IO_MUX_GPIO29_MCU_OE_V << IO_MUX_GPIO29_MCU_OE_S)
-#define IO_MUX_GPIO29_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO29_MCU_OE_S  0
-/** IO_MUX_GPIO29_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO29_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO29_SLP_SEL_M  (IO_MUX_GPIO29_SLP_SEL_V << IO_MUX_GPIO29_SLP_SEL_S)
-#define IO_MUX_GPIO29_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO29_SLP_SEL_S  1
-/** IO_MUX_GPIO29_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO29_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO29_MCU_WPD_M  (IO_MUX_GPIO29_MCU_WPD_V << IO_MUX_GPIO29_MCU_WPD_S)
-#define IO_MUX_GPIO29_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO29_MCU_WPD_S  2
-/** IO_MUX_GPIO29_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO29_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO29_MCU_WPU_M  (IO_MUX_GPIO29_MCU_WPU_V << IO_MUX_GPIO29_MCU_WPU_S)
-#define IO_MUX_GPIO29_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO29_MCU_WPU_S  3
-/** IO_MUX_GPIO29_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO29_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO29_MCU_IE_M  (IO_MUX_GPIO29_MCU_IE_V << IO_MUX_GPIO29_MCU_IE_S)
-#define IO_MUX_GPIO29_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO29_MCU_IE_S  4
-/** IO_MUX_GPIO29_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO29_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO29_MCU_DRV_M  (IO_MUX_GPIO29_MCU_DRV_V << IO_MUX_GPIO29_MCU_DRV_S)
-#define IO_MUX_GPIO29_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO29_MCU_DRV_S  5
-/** IO_MUX_GPIO29_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO29_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO29_FUN_WPD_M  (IO_MUX_GPIO29_FUN_WPD_V << IO_MUX_GPIO29_FUN_WPD_S)
-#define IO_MUX_GPIO29_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO29_FUN_WPD_S  7
-/** IO_MUX_GPIO29_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO29_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO29_FUN_WPU_M  (IO_MUX_GPIO29_FUN_WPU_V << IO_MUX_GPIO29_FUN_WPU_S)
-#define IO_MUX_GPIO29_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO29_FUN_WPU_S  8
-/** IO_MUX_GPIO29_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO29_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO29_FUN_IE_M  (IO_MUX_GPIO29_FUN_IE_V << IO_MUX_GPIO29_FUN_IE_S)
-#define IO_MUX_GPIO29_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO29_FUN_IE_S  9
-/** IO_MUX_GPIO29_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO29_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO29_FUN_DRV_M  (IO_MUX_GPIO29_FUN_DRV_V << IO_MUX_GPIO29_FUN_DRV_S)
-#define IO_MUX_GPIO29_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO29_FUN_DRV_S  10
-/** IO_MUX_GPIO29_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO29_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO29_MCU_SEL_M  (IO_MUX_GPIO29_MCU_SEL_V << IO_MUX_GPIO29_MCU_SEL_S)
-#define IO_MUX_GPIO29_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO29_MCU_SEL_S  12
-/** IO_MUX_GPIO29_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO29_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO29_FILTER_EN_M  (IO_MUX_GPIO29_FILTER_EN_V << IO_MUX_GPIO29_FILTER_EN_S)
-#define IO_MUX_GPIO29_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO29_FILTER_EN_S  15
-
-/** IO_MUX_gpio30_REG register
- *  iomux control register for gpio30
- */
-#define IO_MUX_GPIO30_REG (DR_REG_IO_MUX_BASE + 0x7c)
-/** IO_MUX_GPIO30_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO30_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO30_MCU_OE_M  (IO_MUX_GPIO30_MCU_OE_V << IO_MUX_GPIO30_MCU_OE_S)
-#define IO_MUX_GPIO30_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO30_MCU_OE_S  0
-/** IO_MUX_GPIO30_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO30_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO30_SLP_SEL_M  (IO_MUX_GPIO30_SLP_SEL_V << IO_MUX_GPIO30_SLP_SEL_S)
-#define IO_MUX_GPIO30_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO30_SLP_SEL_S  1
-/** IO_MUX_GPIO30_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO30_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO30_MCU_WPD_M  (IO_MUX_GPIO30_MCU_WPD_V << IO_MUX_GPIO30_MCU_WPD_S)
-#define IO_MUX_GPIO30_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO30_MCU_WPD_S  2
-/** IO_MUX_GPIO30_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO30_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO30_MCU_WPU_M  (IO_MUX_GPIO30_MCU_WPU_V << IO_MUX_GPIO30_MCU_WPU_S)
-#define IO_MUX_GPIO30_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO30_MCU_WPU_S  3
-/** IO_MUX_GPIO30_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO30_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO30_MCU_IE_M  (IO_MUX_GPIO30_MCU_IE_V << IO_MUX_GPIO30_MCU_IE_S)
-#define IO_MUX_GPIO30_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO30_MCU_IE_S  4
-/** IO_MUX_GPIO30_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO30_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO30_MCU_DRV_M  (IO_MUX_GPIO30_MCU_DRV_V << IO_MUX_GPIO30_MCU_DRV_S)
-#define IO_MUX_GPIO30_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO30_MCU_DRV_S  5
-/** IO_MUX_GPIO30_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO30_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO30_FUN_WPD_M  (IO_MUX_GPIO30_FUN_WPD_V << IO_MUX_GPIO30_FUN_WPD_S)
-#define IO_MUX_GPIO30_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO30_FUN_WPD_S  7
-/** IO_MUX_GPIO30_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO30_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO30_FUN_WPU_M  (IO_MUX_GPIO30_FUN_WPU_V << IO_MUX_GPIO30_FUN_WPU_S)
-#define IO_MUX_GPIO30_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO30_FUN_WPU_S  8
-/** IO_MUX_GPIO30_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO30_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO30_FUN_IE_M  (IO_MUX_GPIO30_FUN_IE_V << IO_MUX_GPIO30_FUN_IE_S)
-#define IO_MUX_GPIO30_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO30_FUN_IE_S  9
-/** IO_MUX_GPIO30_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO30_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO30_FUN_DRV_M  (IO_MUX_GPIO30_FUN_DRV_V << IO_MUX_GPIO30_FUN_DRV_S)
-#define IO_MUX_GPIO30_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO30_FUN_DRV_S  10
-/** IO_MUX_GPIO30_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO30_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO30_MCU_SEL_M  (IO_MUX_GPIO30_MCU_SEL_V << IO_MUX_GPIO30_MCU_SEL_S)
-#define IO_MUX_GPIO30_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO30_MCU_SEL_S  12
-/** IO_MUX_GPIO30_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO30_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO30_FILTER_EN_M  (IO_MUX_GPIO30_FILTER_EN_V << IO_MUX_GPIO30_FILTER_EN_S)
-#define IO_MUX_GPIO30_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO30_FILTER_EN_S  15
-
-/** IO_MUX_gpio31_REG register
- *  iomux control register for gpio31
- */
-#define IO_MUX_GPIO31_REG (DR_REG_IO_MUX_BASE + 0x80)
-/** IO_MUX_GPIO31_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO31_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO31_MCU_OE_M  (IO_MUX_GPIO31_MCU_OE_V << IO_MUX_GPIO31_MCU_OE_S)
-#define IO_MUX_GPIO31_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO31_MCU_OE_S  0
-/** IO_MUX_GPIO31_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO31_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO31_SLP_SEL_M  (IO_MUX_GPIO31_SLP_SEL_V << IO_MUX_GPIO31_SLP_SEL_S)
-#define IO_MUX_GPIO31_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO31_SLP_SEL_S  1
-/** IO_MUX_GPIO31_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO31_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO31_MCU_WPD_M  (IO_MUX_GPIO31_MCU_WPD_V << IO_MUX_GPIO31_MCU_WPD_S)
-#define IO_MUX_GPIO31_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO31_MCU_WPD_S  2
-/** IO_MUX_GPIO31_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO31_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO31_MCU_WPU_M  (IO_MUX_GPIO31_MCU_WPU_V << IO_MUX_GPIO31_MCU_WPU_S)
-#define IO_MUX_GPIO31_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO31_MCU_WPU_S  3
-/** IO_MUX_GPIO31_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO31_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO31_MCU_IE_M  (IO_MUX_GPIO31_MCU_IE_V << IO_MUX_GPIO31_MCU_IE_S)
-#define IO_MUX_GPIO31_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO31_MCU_IE_S  4
-/** IO_MUX_GPIO31_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO31_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO31_MCU_DRV_M  (IO_MUX_GPIO31_MCU_DRV_V << IO_MUX_GPIO31_MCU_DRV_S)
-#define IO_MUX_GPIO31_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO31_MCU_DRV_S  5
-/** IO_MUX_GPIO31_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO31_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO31_FUN_WPD_M  (IO_MUX_GPIO31_FUN_WPD_V << IO_MUX_GPIO31_FUN_WPD_S)
-#define IO_MUX_GPIO31_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO31_FUN_WPD_S  7
-/** IO_MUX_GPIO31_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO31_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO31_FUN_WPU_M  (IO_MUX_GPIO31_FUN_WPU_V << IO_MUX_GPIO31_FUN_WPU_S)
-#define IO_MUX_GPIO31_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO31_FUN_WPU_S  8
-/** IO_MUX_GPIO31_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO31_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO31_FUN_IE_M  (IO_MUX_GPIO31_FUN_IE_V << IO_MUX_GPIO31_FUN_IE_S)
-#define IO_MUX_GPIO31_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO31_FUN_IE_S  9
-/** IO_MUX_GPIO31_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO31_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO31_FUN_DRV_M  (IO_MUX_GPIO31_FUN_DRV_V << IO_MUX_GPIO31_FUN_DRV_S)
-#define IO_MUX_GPIO31_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO31_FUN_DRV_S  10
-/** IO_MUX_GPIO31_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO31_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO31_MCU_SEL_M  (IO_MUX_GPIO31_MCU_SEL_V << IO_MUX_GPIO31_MCU_SEL_S)
-#define IO_MUX_GPIO31_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO31_MCU_SEL_S  12
-/** IO_MUX_GPIO31_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO31_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO31_FILTER_EN_M  (IO_MUX_GPIO31_FILTER_EN_V << IO_MUX_GPIO31_FILTER_EN_S)
-#define IO_MUX_GPIO31_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO31_FILTER_EN_S  15
-
-/** IO_MUX_gpio32_REG register
- *  iomux control register for gpio32
- */
-#define IO_MUX_GPIO32_REG (DR_REG_IO_MUX_BASE + 0x84)
-/** IO_MUX_GPIO32_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO32_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO32_MCU_OE_M  (IO_MUX_GPIO32_MCU_OE_V << IO_MUX_GPIO32_MCU_OE_S)
-#define IO_MUX_GPIO32_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO32_MCU_OE_S  0
-/** IO_MUX_GPIO32_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO32_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO32_SLP_SEL_M  (IO_MUX_GPIO32_SLP_SEL_V << IO_MUX_GPIO32_SLP_SEL_S)
-#define IO_MUX_GPIO32_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO32_SLP_SEL_S  1
-/** IO_MUX_GPIO32_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO32_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO32_MCU_WPD_M  (IO_MUX_GPIO32_MCU_WPD_V << IO_MUX_GPIO32_MCU_WPD_S)
-#define IO_MUX_GPIO32_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO32_MCU_WPD_S  2
-/** IO_MUX_GPIO32_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO32_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO32_MCU_WPU_M  (IO_MUX_GPIO32_MCU_WPU_V << IO_MUX_GPIO32_MCU_WPU_S)
-#define IO_MUX_GPIO32_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO32_MCU_WPU_S  3
-/** IO_MUX_GPIO32_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO32_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO32_MCU_IE_M  (IO_MUX_GPIO32_MCU_IE_V << IO_MUX_GPIO32_MCU_IE_S)
-#define IO_MUX_GPIO32_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO32_MCU_IE_S  4
-/** IO_MUX_GPIO32_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO32_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO32_MCU_DRV_M  (IO_MUX_GPIO32_MCU_DRV_V << IO_MUX_GPIO32_MCU_DRV_S)
-#define IO_MUX_GPIO32_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO32_MCU_DRV_S  5
-/** IO_MUX_GPIO32_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO32_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO32_FUN_WPD_M  (IO_MUX_GPIO32_FUN_WPD_V << IO_MUX_GPIO32_FUN_WPD_S)
-#define IO_MUX_GPIO32_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO32_FUN_WPD_S  7
-/** IO_MUX_GPIO32_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO32_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO32_FUN_WPU_M  (IO_MUX_GPIO32_FUN_WPU_V << IO_MUX_GPIO32_FUN_WPU_S)
-#define IO_MUX_GPIO32_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO32_FUN_WPU_S  8
-/** IO_MUX_GPIO32_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO32_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO32_FUN_IE_M  (IO_MUX_GPIO32_FUN_IE_V << IO_MUX_GPIO32_FUN_IE_S)
-#define IO_MUX_GPIO32_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO32_FUN_IE_S  9
-/** IO_MUX_GPIO32_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO32_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO32_FUN_DRV_M  (IO_MUX_GPIO32_FUN_DRV_V << IO_MUX_GPIO32_FUN_DRV_S)
-#define IO_MUX_GPIO32_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO32_FUN_DRV_S  10
-/** IO_MUX_GPIO32_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO32_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO32_MCU_SEL_M  (IO_MUX_GPIO32_MCU_SEL_V << IO_MUX_GPIO32_MCU_SEL_S)
-#define IO_MUX_GPIO32_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO32_MCU_SEL_S  12
-/** IO_MUX_GPIO32_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO32_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO32_FILTER_EN_M  (IO_MUX_GPIO32_FILTER_EN_V << IO_MUX_GPIO32_FILTER_EN_S)
-#define IO_MUX_GPIO32_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO32_FILTER_EN_S  15
-/** IO_MUX_GPIO32_RUE_I3C : R/W; bitpos: [16]; default: 0;
- *  NA
- */
-#define IO_MUX_GPIO32_RUE_I3C    (BIT(16))
-#define IO_MUX_GPIO32_RUE_I3C_M  (IO_MUX_GPIO32_RUE_I3C_V << IO_MUX_GPIO32_RUE_I3C_S)
-#define IO_MUX_GPIO32_RUE_I3C_V  0x00000001U
-#define IO_MUX_GPIO32_RUE_I3C_S  16
-/** IO_MUX_GPIO32_RU_I3C : R/W; bitpos: [18:17]; default: 0;
- *  NA
- */
-#define IO_MUX_GPIO32_RU_I3C    0x00000003U
-#define IO_MUX_GPIO32_RU_I3C_M  (IO_MUX_GPIO32_RU_I3C_V << IO_MUX_GPIO32_RU_I3C_S)
-#define IO_MUX_GPIO32_RU_I3C_V  0x00000003U
-#define IO_MUX_GPIO32_RU_I3C_S  17
-/** IO_MUX_GPIO32_RUE_SEL_I3C : R/W; bitpos: [19]; default: 0;
- *  NA
- */
-#define IO_MUX_GPIO32_RUE_SEL_I3C    (BIT(19))
-#define IO_MUX_GPIO32_RUE_SEL_I3C_M  (IO_MUX_GPIO32_RUE_SEL_I3C_V << IO_MUX_GPIO32_RUE_SEL_I3C_S)
-#define IO_MUX_GPIO32_RUE_SEL_I3C_V  0x00000001U
-#define IO_MUX_GPIO32_RUE_SEL_I3C_S  19
-
-/** IO_MUX_gpio33_REG register
- *  iomux control register for gpio33
- */
-#define IO_MUX_GPIO33_REG (DR_REG_IO_MUX_BASE + 0x88)
-/** IO_MUX_GPIO33_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO33_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO33_MCU_OE_M  (IO_MUX_GPIO33_MCU_OE_V << IO_MUX_GPIO33_MCU_OE_S)
-#define IO_MUX_GPIO33_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO33_MCU_OE_S  0
-/** IO_MUX_GPIO33_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO33_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO33_SLP_SEL_M  (IO_MUX_GPIO33_SLP_SEL_V << IO_MUX_GPIO33_SLP_SEL_S)
-#define IO_MUX_GPIO33_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO33_SLP_SEL_S  1
-/** IO_MUX_GPIO33_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO33_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO33_MCU_WPD_M  (IO_MUX_GPIO33_MCU_WPD_V << IO_MUX_GPIO33_MCU_WPD_S)
-#define IO_MUX_GPIO33_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO33_MCU_WPD_S  2
-/** IO_MUX_GPIO33_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO33_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO33_MCU_WPU_M  (IO_MUX_GPIO33_MCU_WPU_V << IO_MUX_GPIO33_MCU_WPU_S)
-#define IO_MUX_GPIO33_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO33_MCU_WPU_S  3
-/** IO_MUX_GPIO33_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO33_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO33_MCU_IE_M  (IO_MUX_GPIO33_MCU_IE_V << IO_MUX_GPIO33_MCU_IE_S)
-#define IO_MUX_GPIO33_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO33_MCU_IE_S  4
-/** IO_MUX_GPIO33_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO33_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO33_MCU_DRV_M  (IO_MUX_GPIO33_MCU_DRV_V << IO_MUX_GPIO33_MCU_DRV_S)
-#define IO_MUX_GPIO33_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO33_MCU_DRV_S  5
-/** IO_MUX_GPIO33_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO33_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO33_FUN_WPD_M  (IO_MUX_GPIO33_FUN_WPD_V << IO_MUX_GPIO33_FUN_WPD_S)
-#define IO_MUX_GPIO33_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO33_FUN_WPD_S  7
-/** IO_MUX_GPIO33_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO33_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO33_FUN_WPU_M  (IO_MUX_GPIO33_FUN_WPU_V << IO_MUX_GPIO33_FUN_WPU_S)
-#define IO_MUX_GPIO33_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO33_FUN_WPU_S  8
-/** IO_MUX_GPIO33_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO33_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO33_FUN_IE_M  (IO_MUX_GPIO33_FUN_IE_V << IO_MUX_GPIO33_FUN_IE_S)
-#define IO_MUX_GPIO33_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO33_FUN_IE_S  9
-/** IO_MUX_GPIO33_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO33_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO33_FUN_DRV_M  (IO_MUX_GPIO33_FUN_DRV_V << IO_MUX_GPIO33_FUN_DRV_S)
-#define IO_MUX_GPIO33_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO33_FUN_DRV_S  10
-/** IO_MUX_GPIO33_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO33_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO33_MCU_SEL_M  (IO_MUX_GPIO33_MCU_SEL_V << IO_MUX_GPIO33_MCU_SEL_S)
-#define IO_MUX_GPIO33_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO33_MCU_SEL_S  12
-/** IO_MUX_GPIO33_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO33_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO33_FILTER_EN_M  (IO_MUX_GPIO33_FILTER_EN_V << IO_MUX_GPIO33_FILTER_EN_S)
-#define IO_MUX_GPIO33_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO33_FILTER_EN_S  15
-/** IO_MUX_GPIO33_RUE_I3C : R/W; bitpos: [16]; default: 0;
- *  NA
- */
-#define IO_MUX_GPIO33_RUE_I3C    (BIT(16))
-#define IO_MUX_GPIO33_RUE_I3C_M  (IO_MUX_GPIO33_RUE_I3C_V << IO_MUX_GPIO33_RUE_I3C_S)
-#define IO_MUX_GPIO33_RUE_I3C_V  0x00000001U
-#define IO_MUX_GPIO33_RUE_I3C_S  16
-/** IO_MUX_GPIO33_RU_I3C : R/W; bitpos: [18:17]; default: 0;
- *  NA
- */
-#define IO_MUX_GPIO33_RU_I3C    0x00000003U
-#define IO_MUX_GPIO33_RU_I3C_M  (IO_MUX_GPIO33_RU_I3C_V << IO_MUX_GPIO33_RU_I3C_S)
-#define IO_MUX_GPIO33_RU_I3C_V  0x00000003U
-#define IO_MUX_GPIO33_RU_I3C_S  17
-/** IO_MUX_GPIO33_RUE_SEL_I3C : R/W; bitpos: [19]; default: 0;
- *  NA
- */
-#define IO_MUX_GPIO33_RUE_SEL_I3C    (BIT(19))
-#define IO_MUX_GPIO33_RUE_SEL_I3C_M  (IO_MUX_GPIO33_RUE_SEL_I3C_V << IO_MUX_GPIO33_RUE_SEL_I3C_S)
-#define IO_MUX_GPIO33_RUE_SEL_I3C_V  0x00000001U
-#define IO_MUX_GPIO33_RUE_SEL_I3C_S  19
-
-/** IO_MUX_gpio34_REG register
- *  iomux control register for gpio34
- */
-#define IO_MUX_GPIO34_REG (DR_REG_IO_MUX_BASE + 0x8c)
-/** IO_MUX_GPIO34_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO34_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO34_MCU_OE_M  (IO_MUX_GPIO34_MCU_OE_V << IO_MUX_GPIO34_MCU_OE_S)
-#define IO_MUX_GPIO34_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO34_MCU_OE_S  0
-/** IO_MUX_GPIO34_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO34_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO34_SLP_SEL_M  (IO_MUX_GPIO34_SLP_SEL_V << IO_MUX_GPIO34_SLP_SEL_S)
-#define IO_MUX_GPIO34_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO34_SLP_SEL_S  1
-/** IO_MUX_GPIO34_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO34_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO34_MCU_WPD_M  (IO_MUX_GPIO34_MCU_WPD_V << IO_MUX_GPIO34_MCU_WPD_S)
-#define IO_MUX_GPIO34_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO34_MCU_WPD_S  2
-/** IO_MUX_GPIO34_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO34_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO34_MCU_WPU_M  (IO_MUX_GPIO34_MCU_WPU_V << IO_MUX_GPIO34_MCU_WPU_S)
-#define IO_MUX_GPIO34_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO34_MCU_WPU_S  3
-/** IO_MUX_GPIO34_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO34_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO34_MCU_IE_M  (IO_MUX_GPIO34_MCU_IE_V << IO_MUX_GPIO34_MCU_IE_S)
-#define IO_MUX_GPIO34_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO34_MCU_IE_S  4
-/** IO_MUX_GPIO34_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO34_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO34_MCU_DRV_M  (IO_MUX_GPIO34_MCU_DRV_V << IO_MUX_GPIO34_MCU_DRV_S)
-#define IO_MUX_GPIO34_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO34_MCU_DRV_S  5
-/** IO_MUX_GPIO34_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO34_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO34_FUN_WPD_M  (IO_MUX_GPIO34_FUN_WPD_V << IO_MUX_GPIO34_FUN_WPD_S)
-#define IO_MUX_GPIO34_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO34_FUN_WPD_S  7
-/** IO_MUX_GPIO34_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO34_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO34_FUN_WPU_M  (IO_MUX_GPIO34_FUN_WPU_V << IO_MUX_GPIO34_FUN_WPU_S)
-#define IO_MUX_GPIO34_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO34_FUN_WPU_S  8
-/** IO_MUX_GPIO34_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO34_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO34_FUN_IE_M  (IO_MUX_GPIO34_FUN_IE_V << IO_MUX_GPIO34_FUN_IE_S)
-#define IO_MUX_GPIO34_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO34_FUN_IE_S  9
-/** IO_MUX_GPIO34_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO34_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO34_FUN_DRV_M  (IO_MUX_GPIO34_FUN_DRV_V << IO_MUX_GPIO34_FUN_DRV_S)
-#define IO_MUX_GPIO34_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO34_FUN_DRV_S  10
-/** IO_MUX_GPIO34_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO34_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO34_MCU_SEL_M  (IO_MUX_GPIO34_MCU_SEL_V << IO_MUX_GPIO34_MCU_SEL_S)
-#define IO_MUX_GPIO34_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO34_MCU_SEL_S  12
-/** IO_MUX_GPIO34_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO34_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO34_FILTER_EN_M  (IO_MUX_GPIO34_FILTER_EN_V << IO_MUX_GPIO34_FILTER_EN_S)
-#define IO_MUX_GPIO34_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO34_FILTER_EN_S  15
-
-/** IO_MUX_gpio35_REG register
- *  iomux control register for gpio35
- */
-#define IO_MUX_GPIO35_REG (DR_REG_IO_MUX_BASE + 0x90)
-/** IO_MUX_GPIO35_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO35_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO35_MCU_OE_M  (IO_MUX_GPIO35_MCU_OE_V << IO_MUX_GPIO35_MCU_OE_S)
-#define IO_MUX_GPIO35_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO35_MCU_OE_S  0
-/** IO_MUX_GPIO35_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO35_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO35_SLP_SEL_M  (IO_MUX_GPIO35_SLP_SEL_V << IO_MUX_GPIO35_SLP_SEL_S)
-#define IO_MUX_GPIO35_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO35_SLP_SEL_S  1
-/** IO_MUX_GPIO35_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO35_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO35_MCU_WPD_M  (IO_MUX_GPIO35_MCU_WPD_V << IO_MUX_GPIO35_MCU_WPD_S)
-#define IO_MUX_GPIO35_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO35_MCU_WPD_S  2
-/** IO_MUX_GPIO35_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO35_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO35_MCU_WPU_M  (IO_MUX_GPIO35_MCU_WPU_V << IO_MUX_GPIO35_MCU_WPU_S)
-#define IO_MUX_GPIO35_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO35_MCU_WPU_S  3
-/** IO_MUX_GPIO35_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO35_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO35_MCU_IE_M  (IO_MUX_GPIO35_MCU_IE_V << IO_MUX_GPIO35_MCU_IE_S)
-#define IO_MUX_GPIO35_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO35_MCU_IE_S  4
-/** IO_MUX_GPIO35_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO35_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO35_MCU_DRV_M  (IO_MUX_GPIO35_MCU_DRV_V << IO_MUX_GPIO35_MCU_DRV_S)
-#define IO_MUX_GPIO35_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO35_MCU_DRV_S  5
-/** IO_MUX_GPIO35_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO35_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO35_FUN_WPD_M  (IO_MUX_GPIO35_FUN_WPD_V << IO_MUX_GPIO35_FUN_WPD_S)
-#define IO_MUX_GPIO35_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO35_FUN_WPD_S  7
-/** IO_MUX_GPIO35_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO35_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO35_FUN_WPU_M  (IO_MUX_GPIO35_FUN_WPU_V << IO_MUX_GPIO35_FUN_WPU_S)
-#define IO_MUX_GPIO35_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO35_FUN_WPU_S  8
-/** IO_MUX_GPIO35_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO35_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO35_FUN_IE_M  (IO_MUX_GPIO35_FUN_IE_V << IO_MUX_GPIO35_FUN_IE_S)
-#define IO_MUX_GPIO35_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO35_FUN_IE_S  9
-/** IO_MUX_GPIO35_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO35_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO35_FUN_DRV_M  (IO_MUX_GPIO35_FUN_DRV_V << IO_MUX_GPIO35_FUN_DRV_S)
-#define IO_MUX_GPIO35_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO35_FUN_DRV_S  10
-/** IO_MUX_GPIO35_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO35_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO35_MCU_SEL_M  (IO_MUX_GPIO35_MCU_SEL_V << IO_MUX_GPIO35_MCU_SEL_S)
-#define IO_MUX_GPIO35_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO35_MCU_SEL_S  12
-/** IO_MUX_GPIO35_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO35_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO35_FILTER_EN_M  (IO_MUX_GPIO35_FILTER_EN_V << IO_MUX_GPIO35_FILTER_EN_S)
-#define IO_MUX_GPIO35_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO35_FILTER_EN_S  15
-
-/** IO_MUX_gpio36_REG register
- *  iomux control register for gpio36
- */
-#define IO_MUX_GPIO36_REG (DR_REG_IO_MUX_BASE + 0x94)
-/** IO_MUX_GPIO36_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO36_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO36_MCU_OE_M  (IO_MUX_GPIO36_MCU_OE_V << IO_MUX_GPIO36_MCU_OE_S)
-#define IO_MUX_GPIO36_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO36_MCU_OE_S  0
-/** IO_MUX_GPIO36_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO36_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO36_SLP_SEL_M  (IO_MUX_GPIO36_SLP_SEL_V << IO_MUX_GPIO36_SLP_SEL_S)
-#define IO_MUX_GPIO36_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO36_SLP_SEL_S  1
-/** IO_MUX_GPIO36_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO36_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO36_MCU_WPD_M  (IO_MUX_GPIO36_MCU_WPD_V << IO_MUX_GPIO36_MCU_WPD_S)
-#define IO_MUX_GPIO36_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO36_MCU_WPD_S  2
-/** IO_MUX_GPIO36_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO36_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO36_MCU_WPU_M  (IO_MUX_GPIO36_MCU_WPU_V << IO_MUX_GPIO36_MCU_WPU_S)
-#define IO_MUX_GPIO36_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO36_MCU_WPU_S  3
-/** IO_MUX_GPIO36_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO36_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO36_MCU_IE_M  (IO_MUX_GPIO36_MCU_IE_V << IO_MUX_GPIO36_MCU_IE_S)
-#define IO_MUX_GPIO36_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO36_MCU_IE_S  4
-/** IO_MUX_GPIO36_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO36_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO36_MCU_DRV_M  (IO_MUX_GPIO36_MCU_DRV_V << IO_MUX_GPIO36_MCU_DRV_S)
-#define IO_MUX_GPIO36_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO36_MCU_DRV_S  5
-/** IO_MUX_GPIO36_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO36_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO36_FUN_WPD_M  (IO_MUX_GPIO36_FUN_WPD_V << IO_MUX_GPIO36_FUN_WPD_S)
-#define IO_MUX_GPIO36_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO36_FUN_WPD_S  7
-/** IO_MUX_GPIO36_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO36_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO36_FUN_WPU_M  (IO_MUX_GPIO36_FUN_WPU_V << IO_MUX_GPIO36_FUN_WPU_S)
-#define IO_MUX_GPIO36_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO36_FUN_WPU_S  8
-/** IO_MUX_GPIO36_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO36_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO36_FUN_IE_M  (IO_MUX_GPIO36_FUN_IE_V << IO_MUX_GPIO36_FUN_IE_S)
-#define IO_MUX_GPIO36_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO36_FUN_IE_S  9
-/** IO_MUX_GPIO36_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO36_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO36_FUN_DRV_M  (IO_MUX_GPIO36_FUN_DRV_V << IO_MUX_GPIO36_FUN_DRV_S)
-#define IO_MUX_GPIO36_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO36_FUN_DRV_S  10
-/** IO_MUX_GPIO36_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO36_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO36_MCU_SEL_M  (IO_MUX_GPIO36_MCU_SEL_V << IO_MUX_GPIO36_MCU_SEL_S)
-#define IO_MUX_GPIO36_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO36_MCU_SEL_S  12
-/** IO_MUX_GPIO36_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO36_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO36_FILTER_EN_M  (IO_MUX_GPIO36_FILTER_EN_V << IO_MUX_GPIO36_FILTER_EN_S)
-#define IO_MUX_GPIO36_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO36_FILTER_EN_S  15
-
-/** IO_MUX_gpio37_REG register
- *  iomux control register for gpio37
- */
-#define IO_MUX_GPIO37_REG (DR_REG_IO_MUX_BASE + 0x98)
-/** IO_MUX_GPIO37_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO37_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO37_MCU_OE_M  (IO_MUX_GPIO37_MCU_OE_V << IO_MUX_GPIO37_MCU_OE_S)
-#define IO_MUX_GPIO37_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO37_MCU_OE_S  0
-/** IO_MUX_GPIO37_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO37_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO37_SLP_SEL_M  (IO_MUX_GPIO37_SLP_SEL_V << IO_MUX_GPIO37_SLP_SEL_S)
-#define IO_MUX_GPIO37_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO37_SLP_SEL_S  1
-/** IO_MUX_GPIO37_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO37_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO37_MCU_WPD_M  (IO_MUX_GPIO37_MCU_WPD_V << IO_MUX_GPIO37_MCU_WPD_S)
-#define IO_MUX_GPIO37_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO37_MCU_WPD_S  2
-/** IO_MUX_GPIO37_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO37_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO37_MCU_WPU_M  (IO_MUX_GPIO37_MCU_WPU_V << IO_MUX_GPIO37_MCU_WPU_S)
-#define IO_MUX_GPIO37_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO37_MCU_WPU_S  3
-/** IO_MUX_GPIO37_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO37_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO37_MCU_IE_M  (IO_MUX_GPIO37_MCU_IE_V << IO_MUX_GPIO37_MCU_IE_S)
-#define IO_MUX_GPIO37_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO37_MCU_IE_S  4
-/** IO_MUX_GPIO37_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO37_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO37_MCU_DRV_M  (IO_MUX_GPIO37_MCU_DRV_V << IO_MUX_GPIO37_MCU_DRV_S)
-#define IO_MUX_GPIO37_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO37_MCU_DRV_S  5
-/** IO_MUX_GPIO37_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO37_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO37_FUN_WPD_M  (IO_MUX_GPIO37_FUN_WPD_V << IO_MUX_GPIO37_FUN_WPD_S)
-#define IO_MUX_GPIO37_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO37_FUN_WPD_S  7
-/** IO_MUX_GPIO37_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO37_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO37_FUN_WPU_M  (IO_MUX_GPIO37_FUN_WPU_V << IO_MUX_GPIO37_FUN_WPU_S)
-#define IO_MUX_GPIO37_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO37_FUN_WPU_S  8
-/** IO_MUX_GPIO37_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO37_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO37_FUN_IE_M  (IO_MUX_GPIO37_FUN_IE_V << IO_MUX_GPIO37_FUN_IE_S)
-#define IO_MUX_GPIO37_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO37_FUN_IE_S  9
-/** IO_MUX_GPIO37_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO37_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO37_FUN_DRV_M  (IO_MUX_GPIO37_FUN_DRV_V << IO_MUX_GPIO37_FUN_DRV_S)
-#define IO_MUX_GPIO37_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO37_FUN_DRV_S  10
-/** IO_MUX_GPIO37_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO37_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO37_MCU_SEL_M  (IO_MUX_GPIO37_MCU_SEL_V << IO_MUX_GPIO37_MCU_SEL_S)
-#define IO_MUX_GPIO37_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO37_MCU_SEL_S  12
-/** IO_MUX_GPIO37_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO37_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO37_FILTER_EN_M  (IO_MUX_GPIO37_FILTER_EN_V << IO_MUX_GPIO37_FILTER_EN_S)
-#define IO_MUX_GPIO37_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO37_FILTER_EN_S  15
-
-/** IO_MUX_gpio38_REG register
- *  iomux control register for gpio38
- */
-#define IO_MUX_GPIO38_REG (DR_REG_IO_MUX_BASE + 0x9c)
-/** IO_MUX_GPIO38_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO38_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO38_MCU_OE_M  (IO_MUX_GPIO38_MCU_OE_V << IO_MUX_GPIO38_MCU_OE_S)
-#define IO_MUX_GPIO38_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO38_MCU_OE_S  0
-/** IO_MUX_GPIO38_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO38_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO38_SLP_SEL_M  (IO_MUX_GPIO38_SLP_SEL_V << IO_MUX_GPIO38_SLP_SEL_S)
-#define IO_MUX_GPIO38_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO38_SLP_SEL_S  1
-/** IO_MUX_GPIO38_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO38_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO38_MCU_WPD_M  (IO_MUX_GPIO38_MCU_WPD_V << IO_MUX_GPIO38_MCU_WPD_S)
-#define IO_MUX_GPIO38_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO38_MCU_WPD_S  2
-/** IO_MUX_GPIO38_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO38_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO38_MCU_WPU_M  (IO_MUX_GPIO38_MCU_WPU_V << IO_MUX_GPIO38_MCU_WPU_S)
-#define IO_MUX_GPIO38_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO38_MCU_WPU_S  3
-/** IO_MUX_GPIO38_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO38_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO38_MCU_IE_M  (IO_MUX_GPIO38_MCU_IE_V << IO_MUX_GPIO38_MCU_IE_S)
-#define IO_MUX_GPIO38_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO38_MCU_IE_S  4
-/** IO_MUX_GPIO38_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO38_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO38_MCU_DRV_M  (IO_MUX_GPIO38_MCU_DRV_V << IO_MUX_GPIO38_MCU_DRV_S)
-#define IO_MUX_GPIO38_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO38_MCU_DRV_S  5
-/** IO_MUX_GPIO38_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO38_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO38_FUN_WPD_M  (IO_MUX_GPIO38_FUN_WPD_V << IO_MUX_GPIO38_FUN_WPD_S)
-#define IO_MUX_GPIO38_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO38_FUN_WPD_S  7
-/** IO_MUX_GPIO38_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO38_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO38_FUN_WPU_M  (IO_MUX_GPIO38_FUN_WPU_V << IO_MUX_GPIO38_FUN_WPU_S)
-#define IO_MUX_GPIO38_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO38_FUN_WPU_S  8
-/** IO_MUX_GPIO38_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO38_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO38_FUN_IE_M  (IO_MUX_GPIO38_FUN_IE_V << IO_MUX_GPIO38_FUN_IE_S)
-#define IO_MUX_GPIO38_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO38_FUN_IE_S  9
-/** IO_MUX_GPIO38_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO38_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO38_FUN_DRV_M  (IO_MUX_GPIO38_FUN_DRV_V << IO_MUX_GPIO38_FUN_DRV_S)
-#define IO_MUX_GPIO38_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO38_FUN_DRV_S  10
-/** IO_MUX_GPIO38_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO38_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO38_MCU_SEL_M  (IO_MUX_GPIO38_MCU_SEL_V << IO_MUX_GPIO38_MCU_SEL_S)
-#define IO_MUX_GPIO38_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO38_MCU_SEL_S  12
-/** IO_MUX_GPIO38_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO38_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO38_FILTER_EN_M  (IO_MUX_GPIO38_FILTER_EN_V << IO_MUX_GPIO38_FILTER_EN_S)
-#define IO_MUX_GPIO38_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO38_FILTER_EN_S  15
-
-/** IO_MUX_gpio39_REG register
- *  iomux control register for gpio39
- */
-#define IO_MUX_GPIO39_REG (DR_REG_IO_MUX_BASE + 0xa0)
-/** IO_MUX_GPIO39_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO39_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO39_MCU_OE_M  (IO_MUX_GPIO39_MCU_OE_V << IO_MUX_GPIO39_MCU_OE_S)
-#define IO_MUX_GPIO39_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO39_MCU_OE_S  0
-/** IO_MUX_GPIO39_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO39_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO39_SLP_SEL_M  (IO_MUX_GPIO39_SLP_SEL_V << IO_MUX_GPIO39_SLP_SEL_S)
-#define IO_MUX_GPIO39_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO39_SLP_SEL_S  1
-/** IO_MUX_GPIO39_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO39_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO39_MCU_WPD_M  (IO_MUX_GPIO39_MCU_WPD_V << IO_MUX_GPIO39_MCU_WPD_S)
-#define IO_MUX_GPIO39_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO39_MCU_WPD_S  2
-/** IO_MUX_GPIO39_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO39_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO39_MCU_WPU_M  (IO_MUX_GPIO39_MCU_WPU_V << IO_MUX_GPIO39_MCU_WPU_S)
-#define IO_MUX_GPIO39_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO39_MCU_WPU_S  3
-/** IO_MUX_GPIO39_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO39_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO39_MCU_IE_M  (IO_MUX_GPIO39_MCU_IE_V << IO_MUX_GPIO39_MCU_IE_S)
-#define IO_MUX_GPIO39_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO39_MCU_IE_S  4
-/** IO_MUX_GPIO39_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO39_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO39_MCU_DRV_M  (IO_MUX_GPIO39_MCU_DRV_V << IO_MUX_GPIO39_MCU_DRV_S)
-#define IO_MUX_GPIO39_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO39_MCU_DRV_S  5
-/** IO_MUX_GPIO39_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO39_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO39_FUN_WPD_M  (IO_MUX_GPIO39_FUN_WPD_V << IO_MUX_GPIO39_FUN_WPD_S)
-#define IO_MUX_GPIO39_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO39_FUN_WPD_S  7
-/** IO_MUX_GPIO39_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO39_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO39_FUN_WPU_M  (IO_MUX_GPIO39_FUN_WPU_V << IO_MUX_GPIO39_FUN_WPU_S)
-#define IO_MUX_GPIO39_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO39_FUN_WPU_S  8
-/** IO_MUX_GPIO39_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO39_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO39_FUN_IE_M  (IO_MUX_GPIO39_FUN_IE_V << IO_MUX_GPIO39_FUN_IE_S)
-#define IO_MUX_GPIO39_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO39_FUN_IE_S  9
-/** IO_MUX_GPIO39_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO39_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO39_FUN_DRV_M  (IO_MUX_GPIO39_FUN_DRV_V << IO_MUX_GPIO39_FUN_DRV_S)
-#define IO_MUX_GPIO39_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO39_FUN_DRV_S  10
-/** IO_MUX_GPIO39_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO39_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO39_MCU_SEL_M  (IO_MUX_GPIO39_MCU_SEL_V << IO_MUX_GPIO39_MCU_SEL_S)
-#define IO_MUX_GPIO39_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO39_MCU_SEL_S  12
-/** IO_MUX_GPIO39_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO39_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO39_FILTER_EN_M  (IO_MUX_GPIO39_FILTER_EN_V << IO_MUX_GPIO39_FILTER_EN_S)
-#define IO_MUX_GPIO39_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO39_FILTER_EN_S  15
-
-/** IO_MUX_gpio40_REG register
- *  iomux control register for gpio40
- */
-#define IO_MUX_GPIO40_REG (DR_REG_IO_MUX_BASE + 0xa4)
-/** IO_MUX_GPIO40_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO40_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO40_MCU_OE_M  (IO_MUX_GPIO40_MCU_OE_V << IO_MUX_GPIO40_MCU_OE_S)
-#define IO_MUX_GPIO40_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO40_MCU_OE_S  0
-/** IO_MUX_GPIO40_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO40_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO40_SLP_SEL_M  (IO_MUX_GPIO40_SLP_SEL_V << IO_MUX_GPIO40_SLP_SEL_S)
-#define IO_MUX_GPIO40_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO40_SLP_SEL_S  1
-/** IO_MUX_GPIO40_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO40_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO40_MCU_WPD_M  (IO_MUX_GPIO40_MCU_WPD_V << IO_MUX_GPIO40_MCU_WPD_S)
-#define IO_MUX_GPIO40_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO40_MCU_WPD_S  2
-/** IO_MUX_GPIO40_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO40_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO40_MCU_WPU_M  (IO_MUX_GPIO40_MCU_WPU_V << IO_MUX_GPIO40_MCU_WPU_S)
-#define IO_MUX_GPIO40_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO40_MCU_WPU_S  3
-/** IO_MUX_GPIO40_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO40_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO40_MCU_IE_M  (IO_MUX_GPIO40_MCU_IE_V << IO_MUX_GPIO40_MCU_IE_S)
-#define IO_MUX_GPIO40_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO40_MCU_IE_S  4
-/** IO_MUX_GPIO40_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO40_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO40_MCU_DRV_M  (IO_MUX_GPIO40_MCU_DRV_V << IO_MUX_GPIO40_MCU_DRV_S)
-#define IO_MUX_GPIO40_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO40_MCU_DRV_S  5
-/** IO_MUX_GPIO40_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO40_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO40_FUN_WPD_M  (IO_MUX_GPIO40_FUN_WPD_V << IO_MUX_GPIO40_FUN_WPD_S)
-#define IO_MUX_GPIO40_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO40_FUN_WPD_S  7
-/** IO_MUX_GPIO40_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO40_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO40_FUN_WPU_M  (IO_MUX_GPIO40_FUN_WPU_V << IO_MUX_GPIO40_FUN_WPU_S)
-#define IO_MUX_GPIO40_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO40_FUN_WPU_S  8
-/** IO_MUX_GPIO40_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO40_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO40_FUN_IE_M  (IO_MUX_GPIO40_FUN_IE_V << IO_MUX_GPIO40_FUN_IE_S)
-#define IO_MUX_GPIO40_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO40_FUN_IE_S  9
-/** IO_MUX_GPIO40_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO40_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO40_FUN_DRV_M  (IO_MUX_GPIO40_FUN_DRV_V << IO_MUX_GPIO40_FUN_DRV_S)
-#define IO_MUX_GPIO40_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO40_FUN_DRV_S  10
-/** IO_MUX_GPIO40_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO40_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO40_MCU_SEL_M  (IO_MUX_GPIO40_MCU_SEL_V << IO_MUX_GPIO40_MCU_SEL_S)
-#define IO_MUX_GPIO40_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO40_MCU_SEL_S  12
-/** IO_MUX_GPIO40_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO40_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO40_FILTER_EN_M  (IO_MUX_GPIO40_FILTER_EN_V << IO_MUX_GPIO40_FILTER_EN_S)
-#define IO_MUX_GPIO40_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO40_FILTER_EN_S  15
-
-/** IO_MUX_gpio41_REG register
- *  iomux control register for gpio41
- */
-#define IO_MUX_GPIO41_REG (DR_REG_IO_MUX_BASE + 0xa8)
-/** IO_MUX_GPIO41_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO41_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO41_MCU_OE_M  (IO_MUX_GPIO41_MCU_OE_V << IO_MUX_GPIO41_MCU_OE_S)
-#define IO_MUX_GPIO41_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO41_MCU_OE_S  0
-/** IO_MUX_GPIO41_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO41_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO41_SLP_SEL_M  (IO_MUX_GPIO41_SLP_SEL_V << IO_MUX_GPIO41_SLP_SEL_S)
-#define IO_MUX_GPIO41_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO41_SLP_SEL_S  1
-/** IO_MUX_GPIO41_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO41_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO41_MCU_WPD_M  (IO_MUX_GPIO41_MCU_WPD_V << IO_MUX_GPIO41_MCU_WPD_S)
-#define IO_MUX_GPIO41_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO41_MCU_WPD_S  2
-/** IO_MUX_GPIO41_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO41_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO41_MCU_WPU_M  (IO_MUX_GPIO41_MCU_WPU_V << IO_MUX_GPIO41_MCU_WPU_S)
-#define IO_MUX_GPIO41_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO41_MCU_WPU_S  3
-/** IO_MUX_GPIO41_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO41_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO41_MCU_IE_M  (IO_MUX_GPIO41_MCU_IE_V << IO_MUX_GPIO41_MCU_IE_S)
-#define IO_MUX_GPIO41_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO41_MCU_IE_S  4
-/** IO_MUX_GPIO41_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO41_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO41_MCU_DRV_M  (IO_MUX_GPIO41_MCU_DRV_V << IO_MUX_GPIO41_MCU_DRV_S)
-#define IO_MUX_GPIO41_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO41_MCU_DRV_S  5
-/** IO_MUX_GPIO41_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO41_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO41_FUN_WPD_M  (IO_MUX_GPIO41_FUN_WPD_V << IO_MUX_GPIO41_FUN_WPD_S)
-#define IO_MUX_GPIO41_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO41_FUN_WPD_S  7
-/** IO_MUX_GPIO41_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO41_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO41_FUN_WPU_M  (IO_MUX_GPIO41_FUN_WPU_V << IO_MUX_GPIO41_FUN_WPU_S)
-#define IO_MUX_GPIO41_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO41_FUN_WPU_S  8
-/** IO_MUX_GPIO41_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO41_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO41_FUN_IE_M  (IO_MUX_GPIO41_FUN_IE_V << IO_MUX_GPIO41_FUN_IE_S)
-#define IO_MUX_GPIO41_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO41_FUN_IE_S  9
-/** IO_MUX_GPIO41_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO41_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO41_FUN_DRV_M  (IO_MUX_GPIO41_FUN_DRV_V << IO_MUX_GPIO41_FUN_DRV_S)
-#define IO_MUX_GPIO41_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO41_FUN_DRV_S  10
-/** IO_MUX_GPIO41_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO41_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO41_MCU_SEL_M  (IO_MUX_GPIO41_MCU_SEL_V << IO_MUX_GPIO41_MCU_SEL_S)
-#define IO_MUX_GPIO41_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO41_MCU_SEL_S  12
-/** IO_MUX_GPIO41_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO41_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO41_FILTER_EN_M  (IO_MUX_GPIO41_FILTER_EN_V << IO_MUX_GPIO41_FILTER_EN_S)
-#define IO_MUX_GPIO41_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO41_FILTER_EN_S  15
-
-/** IO_MUX_gpio42_REG register
- *  iomux control register for gpio42
- */
-#define IO_MUX_GPIO42_REG (DR_REG_IO_MUX_BASE + 0xac)
-/** IO_MUX_GPIO42_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO42_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO42_MCU_OE_M  (IO_MUX_GPIO42_MCU_OE_V << IO_MUX_GPIO42_MCU_OE_S)
-#define IO_MUX_GPIO42_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO42_MCU_OE_S  0
-/** IO_MUX_GPIO42_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO42_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO42_SLP_SEL_M  (IO_MUX_GPIO42_SLP_SEL_V << IO_MUX_GPIO42_SLP_SEL_S)
-#define IO_MUX_GPIO42_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO42_SLP_SEL_S  1
-/** IO_MUX_GPIO42_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO42_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO42_MCU_WPD_M  (IO_MUX_GPIO42_MCU_WPD_V << IO_MUX_GPIO42_MCU_WPD_S)
-#define IO_MUX_GPIO42_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO42_MCU_WPD_S  2
-/** IO_MUX_GPIO42_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO42_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO42_MCU_WPU_M  (IO_MUX_GPIO42_MCU_WPU_V << IO_MUX_GPIO42_MCU_WPU_S)
-#define IO_MUX_GPIO42_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO42_MCU_WPU_S  3
-/** IO_MUX_GPIO42_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO42_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO42_MCU_IE_M  (IO_MUX_GPIO42_MCU_IE_V << IO_MUX_GPIO42_MCU_IE_S)
-#define IO_MUX_GPIO42_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO42_MCU_IE_S  4
-/** IO_MUX_GPIO42_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO42_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO42_MCU_DRV_M  (IO_MUX_GPIO42_MCU_DRV_V << IO_MUX_GPIO42_MCU_DRV_S)
-#define IO_MUX_GPIO42_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO42_MCU_DRV_S  5
-/** IO_MUX_GPIO42_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO42_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO42_FUN_WPD_M  (IO_MUX_GPIO42_FUN_WPD_V << IO_MUX_GPIO42_FUN_WPD_S)
-#define IO_MUX_GPIO42_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO42_FUN_WPD_S  7
-/** IO_MUX_GPIO42_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO42_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO42_FUN_WPU_M  (IO_MUX_GPIO42_FUN_WPU_V << IO_MUX_GPIO42_FUN_WPU_S)
-#define IO_MUX_GPIO42_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO42_FUN_WPU_S  8
-/** IO_MUX_GPIO42_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO42_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO42_FUN_IE_M  (IO_MUX_GPIO42_FUN_IE_V << IO_MUX_GPIO42_FUN_IE_S)
-#define IO_MUX_GPIO42_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO42_FUN_IE_S  9
-/** IO_MUX_GPIO42_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO42_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO42_FUN_DRV_M  (IO_MUX_GPIO42_FUN_DRV_V << IO_MUX_GPIO42_FUN_DRV_S)
-#define IO_MUX_GPIO42_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO42_FUN_DRV_S  10
-/** IO_MUX_GPIO42_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO42_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO42_MCU_SEL_M  (IO_MUX_GPIO42_MCU_SEL_V << IO_MUX_GPIO42_MCU_SEL_S)
-#define IO_MUX_GPIO42_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO42_MCU_SEL_S  12
-/** IO_MUX_GPIO42_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO42_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO42_FILTER_EN_M  (IO_MUX_GPIO42_FILTER_EN_V << IO_MUX_GPIO42_FILTER_EN_S)
-#define IO_MUX_GPIO42_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO42_FILTER_EN_S  15
-
-/** IO_MUX_gpio43_REG register
- *  iomux control register for gpio43
- */
-#define IO_MUX_GPIO43_REG (DR_REG_IO_MUX_BASE + 0xb0)
-/** IO_MUX_GPIO43_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO43_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO43_MCU_OE_M  (IO_MUX_GPIO43_MCU_OE_V << IO_MUX_GPIO43_MCU_OE_S)
-#define IO_MUX_GPIO43_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO43_MCU_OE_S  0
-/** IO_MUX_GPIO43_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO43_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO43_SLP_SEL_M  (IO_MUX_GPIO43_SLP_SEL_V << IO_MUX_GPIO43_SLP_SEL_S)
-#define IO_MUX_GPIO43_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO43_SLP_SEL_S  1
-/** IO_MUX_GPIO43_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO43_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO43_MCU_WPD_M  (IO_MUX_GPIO43_MCU_WPD_V << IO_MUX_GPIO43_MCU_WPD_S)
-#define IO_MUX_GPIO43_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO43_MCU_WPD_S  2
-/** IO_MUX_GPIO43_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO43_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO43_MCU_WPU_M  (IO_MUX_GPIO43_MCU_WPU_V << IO_MUX_GPIO43_MCU_WPU_S)
-#define IO_MUX_GPIO43_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO43_MCU_WPU_S  3
-/** IO_MUX_GPIO43_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO43_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO43_MCU_IE_M  (IO_MUX_GPIO43_MCU_IE_V << IO_MUX_GPIO43_MCU_IE_S)
-#define IO_MUX_GPIO43_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO43_MCU_IE_S  4
-/** IO_MUX_GPIO43_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO43_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO43_MCU_DRV_M  (IO_MUX_GPIO43_MCU_DRV_V << IO_MUX_GPIO43_MCU_DRV_S)
-#define IO_MUX_GPIO43_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO43_MCU_DRV_S  5
-/** IO_MUX_GPIO43_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO43_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO43_FUN_WPD_M  (IO_MUX_GPIO43_FUN_WPD_V << IO_MUX_GPIO43_FUN_WPD_S)
-#define IO_MUX_GPIO43_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO43_FUN_WPD_S  7
-/** IO_MUX_GPIO43_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO43_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO43_FUN_WPU_M  (IO_MUX_GPIO43_FUN_WPU_V << IO_MUX_GPIO43_FUN_WPU_S)
-#define IO_MUX_GPIO43_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO43_FUN_WPU_S  8
-/** IO_MUX_GPIO43_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO43_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO43_FUN_IE_M  (IO_MUX_GPIO43_FUN_IE_V << IO_MUX_GPIO43_FUN_IE_S)
-#define IO_MUX_GPIO43_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO43_FUN_IE_S  9
-/** IO_MUX_GPIO43_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO43_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO43_FUN_DRV_M  (IO_MUX_GPIO43_FUN_DRV_V << IO_MUX_GPIO43_FUN_DRV_S)
-#define IO_MUX_GPIO43_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO43_FUN_DRV_S  10
-/** IO_MUX_GPIO43_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO43_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO43_MCU_SEL_M  (IO_MUX_GPIO43_MCU_SEL_V << IO_MUX_GPIO43_MCU_SEL_S)
-#define IO_MUX_GPIO43_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO43_MCU_SEL_S  12
-/** IO_MUX_GPIO43_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO43_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO43_FILTER_EN_M  (IO_MUX_GPIO43_FILTER_EN_V << IO_MUX_GPIO43_FILTER_EN_S)
-#define IO_MUX_GPIO43_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO43_FILTER_EN_S  15
-
-/** IO_MUX_gpio44_REG register
- *  iomux control register for gpio44
- */
-#define IO_MUX_GPIO44_REG (DR_REG_IO_MUX_BASE + 0xb4)
-/** IO_MUX_GPIO44_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO44_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO44_MCU_OE_M  (IO_MUX_GPIO44_MCU_OE_V << IO_MUX_GPIO44_MCU_OE_S)
-#define IO_MUX_GPIO44_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO44_MCU_OE_S  0
-/** IO_MUX_GPIO44_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO44_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO44_SLP_SEL_M  (IO_MUX_GPIO44_SLP_SEL_V << IO_MUX_GPIO44_SLP_SEL_S)
-#define IO_MUX_GPIO44_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO44_SLP_SEL_S  1
-/** IO_MUX_GPIO44_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO44_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO44_MCU_WPD_M  (IO_MUX_GPIO44_MCU_WPD_V << IO_MUX_GPIO44_MCU_WPD_S)
-#define IO_MUX_GPIO44_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO44_MCU_WPD_S  2
-/** IO_MUX_GPIO44_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO44_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO44_MCU_WPU_M  (IO_MUX_GPIO44_MCU_WPU_V << IO_MUX_GPIO44_MCU_WPU_S)
-#define IO_MUX_GPIO44_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO44_MCU_WPU_S  3
-/** IO_MUX_GPIO44_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO44_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO44_MCU_IE_M  (IO_MUX_GPIO44_MCU_IE_V << IO_MUX_GPIO44_MCU_IE_S)
-#define IO_MUX_GPIO44_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO44_MCU_IE_S  4
-/** IO_MUX_GPIO44_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO44_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO44_MCU_DRV_M  (IO_MUX_GPIO44_MCU_DRV_V << IO_MUX_GPIO44_MCU_DRV_S)
-#define IO_MUX_GPIO44_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO44_MCU_DRV_S  5
-/** IO_MUX_GPIO44_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO44_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO44_FUN_WPD_M  (IO_MUX_GPIO44_FUN_WPD_V << IO_MUX_GPIO44_FUN_WPD_S)
-#define IO_MUX_GPIO44_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO44_FUN_WPD_S  7
-/** IO_MUX_GPIO44_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO44_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO44_FUN_WPU_M  (IO_MUX_GPIO44_FUN_WPU_V << IO_MUX_GPIO44_FUN_WPU_S)
-#define IO_MUX_GPIO44_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO44_FUN_WPU_S  8
-/** IO_MUX_GPIO44_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO44_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO44_FUN_IE_M  (IO_MUX_GPIO44_FUN_IE_V << IO_MUX_GPIO44_FUN_IE_S)
-#define IO_MUX_GPIO44_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO44_FUN_IE_S  9
-/** IO_MUX_GPIO44_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO44_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO44_FUN_DRV_M  (IO_MUX_GPIO44_FUN_DRV_V << IO_MUX_GPIO44_FUN_DRV_S)
-#define IO_MUX_GPIO44_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO44_FUN_DRV_S  10
-/** IO_MUX_GPIO44_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO44_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO44_MCU_SEL_M  (IO_MUX_GPIO44_MCU_SEL_V << IO_MUX_GPIO44_MCU_SEL_S)
-#define IO_MUX_GPIO44_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO44_MCU_SEL_S  12
-/** IO_MUX_GPIO44_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO44_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO44_FILTER_EN_M  (IO_MUX_GPIO44_FILTER_EN_V << IO_MUX_GPIO44_FILTER_EN_S)
-#define IO_MUX_GPIO44_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO44_FILTER_EN_S  15
-
-/** IO_MUX_gpio45_REG register
- *  iomux control register for gpio45
- */
-#define IO_MUX_GPIO45_REG (DR_REG_IO_MUX_BASE + 0xb8)
-/** IO_MUX_GPIO45_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO45_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO45_MCU_OE_M  (IO_MUX_GPIO45_MCU_OE_V << IO_MUX_GPIO45_MCU_OE_S)
-#define IO_MUX_GPIO45_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO45_MCU_OE_S  0
-/** IO_MUX_GPIO45_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO45_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO45_SLP_SEL_M  (IO_MUX_GPIO45_SLP_SEL_V << IO_MUX_GPIO45_SLP_SEL_S)
-#define IO_MUX_GPIO45_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO45_SLP_SEL_S  1
-/** IO_MUX_GPIO45_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO45_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO45_MCU_WPD_M  (IO_MUX_GPIO45_MCU_WPD_V << IO_MUX_GPIO45_MCU_WPD_S)
-#define IO_MUX_GPIO45_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO45_MCU_WPD_S  2
-/** IO_MUX_GPIO45_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO45_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO45_MCU_WPU_M  (IO_MUX_GPIO45_MCU_WPU_V << IO_MUX_GPIO45_MCU_WPU_S)
-#define IO_MUX_GPIO45_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO45_MCU_WPU_S  3
-/** IO_MUX_GPIO45_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO45_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO45_MCU_IE_M  (IO_MUX_GPIO45_MCU_IE_V << IO_MUX_GPIO45_MCU_IE_S)
-#define IO_MUX_GPIO45_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO45_MCU_IE_S  4
-/** IO_MUX_GPIO45_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO45_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO45_MCU_DRV_M  (IO_MUX_GPIO45_MCU_DRV_V << IO_MUX_GPIO45_MCU_DRV_S)
-#define IO_MUX_GPIO45_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO45_MCU_DRV_S  5
-/** IO_MUX_GPIO45_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO45_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO45_FUN_WPD_M  (IO_MUX_GPIO45_FUN_WPD_V << IO_MUX_GPIO45_FUN_WPD_S)
-#define IO_MUX_GPIO45_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO45_FUN_WPD_S  7
-/** IO_MUX_GPIO45_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO45_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO45_FUN_WPU_M  (IO_MUX_GPIO45_FUN_WPU_V << IO_MUX_GPIO45_FUN_WPU_S)
-#define IO_MUX_GPIO45_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO45_FUN_WPU_S  8
-/** IO_MUX_GPIO45_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO45_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO45_FUN_IE_M  (IO_MUX_GPIO45_FUN_IE_V << IO_MUX_GPIO45_FUN_IE_S)
-#define IO_MUX_GPIO45_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO45_FUN_IE_S  9
-/** IO_MUX_GPIO45_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO45_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO45_FUN_DRV_M  (IO_MUX_GPIO45_FUN_DRV_V << IO_MUX_GPIO45_FUN_DRV_S)
-#define IO_MUX_GPIO45_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO45_FUN_DRV_S  10
-/** IO_MUX_GPIO45_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO45_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO45_MCU_SEL_M  (IO_MUX_GPIO45_MCU_SEL_V << IO_MUX_GPIO45_MCU_SEL_S)
-#define IO_MUX_GPIO45_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO45_MCU_SEL_S  12
-/** IO_MUX_GPIO45_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO45_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO45_FILTER_EN_M  (IO_MUX_GPIO45_FILTER_EN_V << IO_MUX_GPIO45_FILTER_EN_S)
-#define IO_MUX_GPIO45_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO45_FILTER_EN_S  15
-
-/** IO_MUX_gpio46_REG register
- *  iomux control register for gpio46
- */
-#define IO_MUX_GPIO46_REG (DR_REG_IO_MUX_BASE + 0xbc)
-/** IO_MUX_GPIO46_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO46_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO46_MCU_OE_M  (IO_MUX_GPIO46_MCU_OE_V << IO_MUX_GPIO46_MCU_OE_S)
-#define IO_MUX_GPIO46_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO46_MCU_OE_S  0
-/** IO_MUX_GPIO46_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO46_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO46_SLP_SEL_M  (IO_MUX_GPIO46_SLP_SEL_V << IO_MUX_GPIO46_SLP_SEL_S)
-#define IO_MUX_GPIO46_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO46_SLP_SEL_S  1
-/** IO_MUX_GPIO46_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO46_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO46_MCU_WPD_M  (IO_MUX_GPIO46_MCU_WPD_V << IO_MUX_GPIO46_MCU_WPD_S)
-#define IO_MUX_GPIO46_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO46_MCU_WPD_S  2
-/** IO_MUX_GPIO46_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO46_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO46_MCU_WPU_M  (IO_MUX_GPIO46_MCU_WPU_V << IO_MUX_GPIO46_MCU_WPU_S)
-#define IO_MUX_GPIO46_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO46_MCU_WPU_S  3
-/** IO_MUX_GPIO46_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO46_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO46_MCU_IE_M  (IO_MUX_GPIO46_MCU_IE_V << IO_MUX_GPIO46_MCU_IE_S)
-#define IO_MUX_GPIO46_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO46_MCU_IE_S  4
-/** IO_MUX_GPIO46_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO46_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO46_MCU_DRV_M  (IO_MUX_GPIO46_MCU_DRV_V << IO_MUX_GPIO46_MCU_DRV_S)
-#define IO_MUX_GPIO46_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO46_MCU_DRV_S  5
-/** IO_MUX_GPIO46_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO46_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO46_FUN_WPD_M  (IO_MUX_GPIO46_FUN_WPD_V << IO_MUX_GPIO46_FUN_WPD_S)
-#define IO_MUX_GPIO46_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO46_FUN_WPD_S  7
-/** IO_MUX_GPIO46_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO46_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO46_FUN_WPU_M  (IO_MUX_GPIO46_FUN_WPU_V << IO_MUX_GPIO46_FUN_WPU_S)
-#define IO_MUX_GPIO46_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO46_FUN_WPU_S  8
-/** IO_MUX_GPIO46_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO46_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO46_FUN_IE_M  (IO_MUX_GPIO46_FUN_IE_V << IO_MUX_GPIO46_FUN_IE_S)
-#define IO_MUX_GPIO46_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO46_FUN_IE_S  9
-/** IO_MUX_GPIO46_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO46_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO46_FUN_DRV_M  (IO_MUX_GPIO46_FUN_DRV_V << IO_MUX_GPIO46_FUN_DRV_S)
-#define IO_MUX_GPIO46_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO46_FUN_DRV_S  10
-/** IO_MUX_GPIO46_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO46_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO46_MCU_SEL_M  (IO_MUX_GPIO46_MCU_SEL_V << IO_MUX_GPIO46_MCU_SEL_S)
-#define IO_MUX_GPIO46_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO46_MCU_SEL_S  12
-/** IO_MUX_GPIO46_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO46_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO46_FILTER_EN_M  (IO_MUX_GPIO46_FILTER_EN_V << IO_MUX_GPIO46_FILTER_EN_S)
-#define IO_MUX_GPIO46_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO46_FILTER_EN_S  15
-
-/** IO_MUX_gpio47_REG register
- *  iomux control register for gpio47
- */
-#define IO_MUX_GPIO47_REG (DR_REG_IO_MUX_BASE + 0xc0)
-/** IO_MUX_GPIO47_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO47_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO47_MCU_OE_M  (IO_MUX_GPIO47_MCU_OE_V << IO_MUX_GPIO47_MCU_OE_S)
-#define IO_MUX_GPIO47_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO47_MCU_OE_S  0
-/** IO_MUX_GPIO47_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO47_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO47_SLP_SEL_M  (IO_MUX_GPIO47_SLP_SEL_V << IO_MUX_GPIO47_SLP_SEL_S)
-#define IO_MUX_GPIO47_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO47_SLP_SEL_S  1
-/** IO_MUX_GPIO47_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO47_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO47_MCU_WPD_M  (IO_MUX_GPIO47_MCU_WPD_V << IO_MUX_GPIO47_MCU_WPD_S)
-#define IO_MUX_GPIO47_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO47_MCU_WPD_S  2
-/** IO_MUX_GPIO47_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO47_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO47_MCU_WPU_M  (IO_MUX_GPIO47_MCU_WPU_V << IO_MUX_GPIO47_MCU_WPU_S)
-#define IO_MUX_GPIO47_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO47_MCU_WPU_S  3
-/** IO_MUX_GPIO47_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO47_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO47_MCU_IE_M  (IO_MUX_GPIO47_MCU_IE_V << IO_MUX_GPIO47_MCU_IE_S)
-#define IO_MUX_GPIO47_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO47_MCU_IE_S  4
-/** IO_MUX_GPIO47_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO47_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO47_MCU_DRV_M  (IO_MUX_GPIO47_MCU_DRV_V << IO_MUX_GPIO47_MCU_DRV_S)
-#define IO_MUX_GPIO47_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO47_MCU_DRV_S  5
-/** IO_MUX_GPIO47_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO47_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO47_FUN_WPD_M  (IO_MUX_GPIO47_FUN_WPD_V << IO_MUX_GPIO47_FUN_WPD_S)
-#define IO_MUX_GPIO47_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO47_FUN_WPD_S  7
-/** IO_MUX_GPIO47_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO47_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO47_FUN_WPU_M  (IO_MUX_GPIO47_FUN_WPU_V << IO_MUX_GPIO47_FUN_WPU_S)
-#define IO_MUX_GPIO47_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO47_FUN_WPU_S  8
-/** IO_MUX_GPIO47_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO47_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO47_FUN_IE_M  (IO_MUX_GPIO47_FUN_IE_V << IO_MUX_GPIO47_FUN_IE_S)
-#define IO_MUX_GPIO47_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO47_FUN_IE_S  9
-/** IO_MUX_GPIO47_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO47_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO47_FUN_DRV_M  (IO_MUX_GPIO47_FUN_DRV_V << IO_MUX_GPIO47_FUN_DRV_S)
-#define IO_MUX_GPIO47_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO47_FUN_DRV_S  10
-/** IO_MUX_GPIO47_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO47_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO47_MCU_SEL_M  (IO_MUX_GPIO47_MCU_SEL_V << IO_MUX_GPIO47_MCU_SEL_S)
-#define IO_MUX_GPIO47_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO47_MCU_SEL_S  12
-/** IO_MUX_GPIO47_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO47_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO47_FILTER_EN_M  (IO_MUX_GPIO47_FILTER_EN_V << IO_MUX_GPIO47_FILTER_EN_S)
-#define IO_MUX_GPIO47_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO47_FILTER_EN_S  15
-
-/** IO_MUX_gpio48_REG register
- *  iomux control register for gpio48
- */
-#define IO_MUX_GPIO48_REG (DR_REG_IO_MUX_BASE + 0xc4)
-/** IO_MUX_GPIO48_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO48_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO48_MCU_OE_M  (IO_MUX_GPIO48_MCU_OE_V << IO_MUX_GPIO48_MCU_OE_S)
-#define IO_MUX_GPIO48_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO48_MCU_OE_S  0
-/** IO_MUX_GPIO48_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO48_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO48_SLP_SEL_M  (IO_MUX_GPIO48_SLP_SEL_V << IO_MUX_GPIO48_SLP_SEL_S)
-#define IO_MUX_GPIO48_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO48_SLP_SEL_S  1
-/** IO_MUX_GPIO48_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO48_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO48_MCU_WPD_M  (IO_MUX_GPIO48_MCU_WPD_V << IO_MUX_GPIO48_MCU_WPD_S)
-#define IO_MUX_GPIO48_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO48_MCU_WPD_S  2
-/** IO_MUX_GPIO48_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO48_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO48_MCU_WPU_M  (IO_MUX_GPIO48_MCU_WPU_V << IO_MUX_GPIO48_MCU_WPU_S)
-#define IO_MUX_GPIO48_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO48_MCU_WPU_S  3
-/** IO_MUX_GPIO48_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO48_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO48_MCU_IE_M  (IO_MUX_GPIO48_MCU_IE_V << IO_MUX_GPIO48_MCU_IE_S)
-#define IO_MUX_GPIO48_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO48_MCU_IE_S  4
-/** IO_MUX_GPIO48_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO48_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO48_MCU_DRV_M  (IO_MUX_GPIO48_MCU_DRV_V << IO_MUX_GPIO48_MCU_DRV_S)
-#define IO_MUX_GPIO48_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO48_MCU_DRV_S  5
-/** IO_MUX_GPIO48_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO48_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO48_FUN_WPD_M  (IO_MUX_GPIO48_FUN_WPD_V << IO_MUX_GPIO48_FUN_WPD_S)
-#define IO_MUX_GPIO48_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO48_FUN_WPD_S  7
-/** IO_MUX_GPIO48_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO48_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO48_FUN_WPU_M  (IO_MUX_GPIO48_FUN_WPU_V << IO_MUX_GPIO48_FUN_WPU_S)
-#define IO_MUX_GPIO48_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO48_FUN_WPU_S  8
-/** IO_MUX_GPIO48_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO48_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO48_FUN_IE_M  (IO_MUX_GPIO48_FUN_IE_V << IO_MUX_GPIO48_FUN_IE_S)
-#define IO_MUX_GPIO48_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO48_FUN_IE_S  9
-/** IO_MUX_GPIO48_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO48_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO48_FUN_DRV_M  (IO_MUX_GPIO48_FUN_DRV_V << IO_MUX_GPIO48_FUN_DRV_S)
-#define IO_MUX_GPIO48_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO48_FUN_DRV_S  10
-/** IO_MUX_GPIO48_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO48_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO48_MCU_SEL_M  (IO_MUX_GPIO48_MCU_SEL_V << IO_MUX_GPIO48_MCU_SEL_S)
-#define IO_MUX_GPIO48_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO48_MCU_SEL_S  12
-/** IO_MUX_GPIO48_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO48_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO48_FILTER_EN_M  (IO_MUX_GPIO48_FILTER_EN_V << IO_MUX_GPIO48_FILTER_EN_S)
-#define IO_MUX_GPIO48_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO48_FILTER_EN_S  15
-
-/** IO_MUX_gpio49_REG register
- *  iomux control register for gpio49
- */
-#define IO_MUX_GPIO49_REG (DR_REG_IO_MUX_BASE + 0xc8)
-/** IO_MUX_GPIO49_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO49_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO49_MCU_OE_M  (IO_MUX_GPIO49_MCU_OE_V << IO_MUX_GPIO49_MCU_OE_S)
-#define IO_MUX_GPIO49_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO49_MCU_OE_S  0
-/** IO_MUX_GPIO49_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO49_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO49_SLP_SEL_M  (IO_MUX_GPIO49_SLP_SEL_V << IO_MUX_GPIO49_SLP_SEL_S)
-#define IO_MUX_GPIO49_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO49_SLP_SEL_S  1
-/** IO_MUX_GPIO49_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO49_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO49_MCU_WPD_M  (IO_MUX_GPIO49_MCU_WPD_V << IO_MUX_GPIO49_MCU_WPD_S)
-#define IO_MUX_GPIO49_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO49_MCU_WPD_S  2
-/** IO_MUX_GPIO49_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO49_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO49_MCU_WPU_M  (IO_MUX_GPIO49_MCU_WPU_V << IO_MUX_GPIO49_MCU_WPU_S)
-#define IO_MUX_GPIO49_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO49_MCU_WPU_S  3
-/** IO_MUX_GPIO49_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO49_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO49_MCU_IE_M  (IO_MUX_GPIO49_MCU_IE_V << IO_MUX_GPIO49_MCU_IE_S)
-#define IO_MUX_GPIO49_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO49_MCU_IE_S  4
-/** IO_MUX_GPIO49_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO49_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO49_MCU_DRV_M  (IO_MUX_GPIO49_MCU_DRV_V << IO_MUX_GPIO49_MCU_DRV_S)
-#define IO_MUX_GPIO49_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO49_MCU_DRV_S  5
-/** IO_MUX_GPIO49_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO49_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO49_FUN_WPD_M  (IO_MUX_GPIO49_FUN_WPD_V << IO_MUX_GPIO49_FUN_WPD_S)
-#define IO_MUX_GPIO49_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO49_FUN_WPD_S  7
-/** IO_MUX_GPIO49_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO49_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO49_FUN_WPU_M  (IO_MUX_GPIO49_FUN_WPU_V << IO_MUX_GPIO49_FUN_WPU_S)
-#define IO_MUX_GPIO49_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO49_FUN_WPU_S  8
-/** IO_MUX_GPIO49_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO49_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO49_FUN_IE_M  (IO_MUX_GPIO49_FUN_IE_V << IO_MUX_GPIO49_FUN_IE_S)
-#define IO_MUX_GPIO49_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO49_FUN_IE_S  9
-/** IO_MUX_GPIO49_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO49_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO49_FUN_DRV_M  (IO_MUX_GPIO49_FUN_DRV_V << IO_MUX_GPIO49_FUN_DRV_S)
-#define IO_MUX_GPIO49_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO49_FUN_DRV_S  10
-/** IO_MUX_GPIO49_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO49_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO49_MCU_SEL_M  (IO_MUX_GPIO49_MCU_SEL_V << IO_MUX_GPIO49_MCU_SEL_S)
-#define IO_MUX_GPIO49_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO49_MCU_SEL_S  12
-/** IO_MUX_GPIO49_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO49_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO49_FILTER_EN_M  (IO_MUX_GPIO49_FILTER_EN_V << IO_MUX_GPIO49_FILTER_EN_S)
-#define IO_MUX_GPIO49_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO49_FILTER_EN_S  15
-
-/** IO_MUX_gpio50_REG register
- *  iomux control register for gpio50
- */
-#define IO_MUX_GPIO50_REG (DR_REG_IO_MUX_BASE + 0xcc)
-/** IO_MUX_GPIO50_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO50_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO50_MCU_OE_M  (IO_MUX_GPIO50_MCU_OE_V << IO_MUX_GPIO50_MCU_OE_S)
-#define IO_MUX_GPIO50_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO50_MCU_OE_S  0
-/** IO_MUX_GPIO50_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO50_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO50_SLP_SEL_M  (IO_MUX_GPIO50_SLP_SEL_V << IO_MUX_GPIO50_SLP_SEL_S)
-#define IO_MUX_GPIO50_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO50_SLP_SEL_S  1
-/** IO_MUX_GPIO50_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO50_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO50_MCU_WPD_M  (IO_MUX_GPIO50_MCU_WPD_V << IO_MUX_GPIO50_MCU_WPD_S)
-#define IO_MUX_GPIO50_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO50_MCU_WPD_S  2
-/** IO_MUX_GPIO50_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO50_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO50_MCU_WPU_M  (IO_MUX_GPIO50_MCU_WPU_V << IO_MUX_GPIO50_MCU_WPU_S)
-#define IO_MUX_GPIO50_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO50_MCU_WPU_S  3
-/** IO_MUX_GPIO50_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO50_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO50_MCU_IE_M  (IO_MUX_GPIO50_MCU_IE_V << IO_MUX_GPIO50_MCU_IE_S)
-#define IO_MUX_GPIO50_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO50_MCU_IE_S  4
-/** IO_MUX_GPIO50_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO50_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO50_MCU_DRV_M  (IO_MUX_GPIO50_MCU_DRV_V << IO_MUX_GPIO50_MCU_DRV_S)
-#define IO_MUX_GPIO50_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO50_MCU_DRV_S  5
-/** IO_MUX_GPIO50_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO50_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO50_FUN_WPD_M  (IO_MUX_GPIO50_FUN_WPD_V << IO_MUX_GPIO50_FUN_WPD_S)
-#define IO_MUX_GPIO50_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO50_FUN_WPD_S  7
-/** IO_MUX_GPIO50_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO50_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO50_FUN_WPU_M  (IO_MUX_GPIO50_FUN_WPU_V << IO_MUX_GPIO50_FUN_WPU_S)
-#define IO_MUX_GPIO50_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO50_FUN_WPU_S  8
-/** IO_MUX_GPIO50_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO50_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO50_FUN_IE_M  (IO_MUX_GPIO50_FUN_IE_V << IO_MUX_GPIO50_FUN_IE_S)
-#define IO_MUX_GPIO50_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO50_FUN_IE_S  9
-/** IO_MUX_GPIO50_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO50_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO50_FUN_DRV_M  (IO_MUX_GPIO50_FUN_DRV_V << IO_MUX_GPIO50_FUN_DRV_S)
-#define IO_MUX_GPIO50_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO50_FUN_DRV_S  10
-/** IO_MUX_GPIO50_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO50_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO50_MCU_SEL_M  (IO_MUX_GPIO50_MCU_SEL_V << IO_MUX_GPIO50_MCU_SEL_S)
-#define IO_MUX_GPIO50_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO50_MCU_SEL_S  12
-/** IO_MUX_GPIO50_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO50_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO50_FILTER_EN_M  (IO_MUX_GPIO50_FILTER_EN_V << IO_MUX_GPIO50_FILTER_EN_S)
-#define IO_MUX_GPIO50_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO50_FILTER_EN_S  15
-
-/** IO_MUX_gpio51_REG register
- *  iomux control register for gpio51
- */
-#define IO_MUX_GPIO51_REG (DR_REG_IO_MUX_BASE + 0xd0)
-/** IO_MUX_GPIO51_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO51_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO51_MCU_OE_M  (IO_MUX_GPIO51_MCU_OE_V << IO_MUX_GPIO51_MCU_OE_S)
-#define IO_MUX_GPIO51_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO51_MCU_OE_S  0
-/** IO_MUX_GPIO51_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO51_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO51_SLP_SEL_M  (IO_MUX_GPIO51_SLP_SEL_V << IO_MUX_GPIO51_SLP_SEL_S)
-#define IO_MUX_GPIO51_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO51_SLP_SEL_S  1
-/** IO_MUX_GPIO51_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO51_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO51_MCU_WPD_M  (IO_MUX_GPIO51_MCU_WPD_V << IO_MUX_GPIO51_MCU_WPD_S)
-#define IO_MUX_GPIO51_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO51_MCU_WPD_S  2
-/** IO_MUX_GPIO51_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO51_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO51_MCU_WPU_M  (IO_MUX_GPIO51_MCU_WPU_V << IO_MUX_GPIO51_MCU_WPU_S)
-#define IO_MUX_GPIO51_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO51_MCU_WPU_S  3
-/** IO_MUX_GPIO51_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO51_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO51_MCU_IE_M  (IO_MUX_GPIO51_MCU_IE_V << IO_MUX_GPIO51_MCU_IE_S)
-#define IO_MUX_GPIO51_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO51_MCU_IE_S  4
-/** IO_MUX_GPIO51_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO51_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO51_MCU_DRV_M  (IO_MUX_GPIO51_MCU_DRV_V << IO_MUX_GPIO51_MCU_DRV_S)
-#define IO_MUX_GPIO51_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO51_MCU_DRV_S  5
-/** IO_MUX_GPIO51_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO51_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO51_FUN_WPD_M  (IO_MUX_GPIO51_FUN_WPD_V << IO_MUX_GPIO51_FUN_WPD_S)
-#define IO_MUX_GPIO51_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO51_FUN_WPD_S  7
-/** IO_MUX_GPIO51_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO51_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO51_FUN_WPU_M  (IO_MUX_GPIO51_FUN_WPU_V << IO_MUX_GPIO51_FUN_WPU_S)
-#define IO_MUX_GPIO51_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO51_FUN_WPU_S  8
-/** IO_MUX_GPIO51_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO51_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO51_FUN_IE_M  (IO_MUX_GPIO51_FUN_IE_V << IO_MUX_GPIO51_FUN_IE_S)
-#define IO_MUX_GPIO51_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO51_FUN_IE_S  9
-/** IO_MUX_GPIO51_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO51_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO51_FUN_DRV_M  (IO_MUX_GPIO51_FUN_DRV_V << IO_MUX_GPIO51_FUN_DRV_S)
-#define IO_MUX_GPIO51_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO51_FUN_DRV_S  10
-/** IO_MUX_GPIO51_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO51_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO51_MCU_SEL_M  (IO_MUX_GPIO51_MCU_SEL_V << IO_MUX_GPIO51_MCU_SEL_S)
-#define IO_MUX_GPIO51_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO51_MCU_SEL_S  12
-/** IO_MUX_GPIO51_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO51_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO51_FILTER_EN_M  (IO_MUX_GPIO51_FILTER_EN_V << IO_MUX_GPIO51_FILTER_EN_S)
-#define IO_MUX_GPIO51_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO51_FILTER_EN_S  15
-
-/** IO_MUX_gpio52_REG register
- *  iomux control register for gpio52
- */
-#define IO_MUX_GPIO52_REG (DR_REG_IO_MUX_BASE + 0xd4)
-/** IO_MUX_GPIO52_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO52_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO52_MCU_OE_M  (IO_MUX_GPIO52_MCU_OE_V << IO_MUX_GPIO52_MCU_OE_S)
-#define IO_MUX_GPIO52_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO52_MCU_OE_S  0
-/** IO_MUX_GPIO52_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO52_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO52_SLP_SEL_M  (IO_MUX_GPIO52_SLP_SEL_V << IO_MUX_GPIO52_SLP_SEL_S)
-#define IO_MUX_GPIO52_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO52_SLP_SEL_S  1
-/** IO_MUX_GPIO52_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO52_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO52_MCU_WPD_M  (IO_MUX_GPIO52_MCU_WPD_V << IO_MUX_GPIO52_MCU_WPD_S)
-#define IO_MUX_GPIO52_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO52_MCU_WPD_S  2
-/** IO_MUX_GPIO52_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO52_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO52_MCU_WPU_M  (IO_MUX_GPIO52_MCU_WPU_V << IO_MUX_GPIO52_MCU_WPU_S)
-#define IO_MUX_GPIO52_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO52_MCU_WPU_S  3
-/** IO_MUX_GPIO52_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO52_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO52_MCU_IE_M  (IO_MUX_GPIO52_MCU_IE_V << IO_MUX_GPIO52_MCU_IE_S)
-#define IO_MUX_GPIO52_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO52_MCU_IE_S  4
-/** IO_MUX_GPIO52_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO52_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO52_MCU_DRV_M  (IO_MUX_GPIO52_MCU_DRV_V << IO_MUX_GPIO52_MCU_DRV_S)
-#define IO_MUX_GPIO52_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO52_MCU_DRV_S  5
-/** IO_MUX_GPIO52_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO52_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO52_FUN_WPD_M  (IO_MUX_GPIO52_FUN_WPD_V << IO_MUX_GPIO52_FUN_WPD_S)
-#define IO_MUX_GPIO52_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO52_FUN_WPD_S  7
-/** IO_MUX_GPIO52_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO52_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO52_FUN_WPU_M  (IO_MUX_GPIO52_FUN_WPU_V << IO_MUX_GPIO52_FUN_WPU_S)
-#define IO_MUX_GPIO52_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO52_FUN_WPU_S  8
-/** IO_MUX_GPIO52_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO52_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO52_FUN_IE_M  (IO_MUX_GPIO52_FUN_IE_V << IO_MUX_GPIO52_FUN_IE_S)
-#define IO_MUX_GPIO52_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO52_FUN_IE_S  9
-/** IO_MUX_GPIO52_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO52_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO52_FUN_DRV_M  (IO_MUX_GPIO52_FUN_DRV_V << IO_MUX_GPIO52_FUN_DRV_S)
-#define IO_MUX_GPIO52_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO52_FUN_DRV_S  10
-/** IO_MUX_GPIO52_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO52_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO52_MCU_SEL_M  (IO_MUX_GPIO52_MCU_SEL_V << IO_MUX_GPIO52_MCU_SEL_S)
-#define IO_MUX_GPIO52_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO52_MCU_SEL_S  12
-/** IO_MUX_GPIO52_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO52_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO52_FILTER_EN_M  (IO_MUX_GPIO52_FILTER_EN_V << IO_MUX_GPIO52_FILTER_EN_S)
-#define IO_MUX_GPIO52_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO52_FILTER_EN_S  15
-
-/** IO_MUX_gpio53_REG register
- *  iomux control register for gpio53
- */
-#define IO_MUX_GPIO53_REG (DR_REG_IO_MUX_BASE + 0xd8)
-/** IO_MUX_GPIO53_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO53_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO53_MCU_OE_M  (IO_MUX_GPIO53_MCU_OE_V << IO_MUX_GPIO53_MCU_OE_S)
-#define IO_MUX_GPIO53_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO53_MCU_OE_S  0
-/** IO_MUX_GPIO53_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO53_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO53_SLP_SEL_M  (IO_MUX_GPIO53_SLP_SEL_V << IO_MUX_GPIO53_SLP_SEL_S)
-#define IO_MUX_GPIO53_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO53_SLP_SEL_S  1
-/** IO_MUX_GPIO53_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO53_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO53_MCU_WPD_M  (IO_MUX_GPIO53_MCU_WPD_V << IO_MUX_GPIO53_MCU_WPD_S)
-#define IO_MUX_GPIO53_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO53_MCU_WPD_S  2
-/** IO_MUX_GPIO53_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO53_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO53_MCU_WPU_M  (IO_MUX_GPIO53_MCU_WPU_V << IO_MUX_GPIO53_MCU_WPU_S)
-#define IO_MUX_GPIO53_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO53_MCU_WPU_S  3
-/** IO_MUX_GPIO53_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO53_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO53_MCU_IE_M  (IO_MUX_GPIO53_MCU_IE_V << IO_MUX_GPIO53_MCU_IE_S)
-#define IO_MUX_GPIO53_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO53_MCU_IE_S  4
-/** IO_MUX_GPIO53_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO53_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO53_MCU_DRV_M  (IO_MUX_GPIO53_MCU_DRV_V << IO_MUX_GPIO53_MCU_DRV_S)
-#define IO_MUX_GPIO53_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO53_MCU_DRV_S  5
-/** IO_MUX_GPIO53_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO53_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO53_FUN_WPD_M  (IO_MUX_GPIO53_FUN_WPD_V << IO_MUX_GPIO53_FUN_WPD_S)
-#define IO_MUX_GPIO53_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO53_FUN_WPD_S  7
-/** IO_MUX_GPIO53_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO53_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO53_FUN_WPU_M  (IO_MUX_GPIO53_FUN_WPU_V << IO_MUX_GPIO53_FUN_WPU_S)
-#define IO_MUX_GPIO53_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO53_FUN_WPU_S  8
-/** IO_MUX_GPIO53_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO53_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO53_FUN_IE_M  (IO_MUX_GPIO53_FUN_IE_V << IO_MUX_GPIO53_FUN_IE_S)
-#define IO_MUX_GPIO53_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO53_FUN_IE_S  9
-/** IO_MUX_GPIO53_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO53_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO53_FUN_DRV_M  (IO_MUX_GPIO53_FUN_DRV_V << IO_MUX_GPIO53_FUN_DRV_S)
-#define IO_MUX_GPIO53_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO53_FUN_DRV_S  10
-/** IO_MUX_GPIO53_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO53_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO53_MCU_SEL_M  (IO_MUX_GPIO53_MCU_SEL_V << IO_MUX_GPIO53_MCU_SEL_S)
-#define IO_MUX_GPIO53_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO53_MCU_SEL_S  12
-/** IO_MUX_GPIO53_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO53_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO53_FILTER_EN_M  (IO_MUX_GPIO53_FILTER_EN_V << IO_MUX_GPIO53_FILTER_EN_S)
-#define IO_MUX_GPIO53_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO53_FILTER_EN_S  15
-
-/** IO_MUX_gpio54_REG register
- *  iomux control register for gpio54
- */
-#define IO_MUX_GPIO54_REG (DR_REG_IO_MUX_BASE + 0xdc)
-/** IO_MUX_GPIO54_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO54_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO54_MCU_OE_M  (IO_MUX_GPIO54_MCU_OE_V << IO_MUX_GPIO54_MCU_OE_S)
-#define IO_MUX_GPIO54_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO54_MCU_OE_S  0
-/** IO_MUX_GPIO54_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO54_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO54_SLP_SEL_M  (IO_MUX_GPIO54_SLP_SEL_V << IO_MUX_GPIO54_SLP_SEL_S)
-#define IO_MUX_GPIO54_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO54_SLP_SEL_S  1
-/** IO_MUX_GPIO54_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO54_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO54_MCU_WPD_M  (IO_MUX_GPIO54_MCU_WPD_V << IO_MUX_GPIO54_MCU_WPD_S)
-#define IO_MUX_GPIO54_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO54_MCU_WPD_S  2
-/** IO_MUX_GPIO54_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO54_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO54_MCU_WPU_M  (IO_MUX_GPIO54_MCU_WPU_V << IO_MUX_GPIO54_MCU_WPU_S)
-#define IO_MUX_GPIO54_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO54_MCU_WPU_S  3
-/** IO_MUX_GPIO54_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO54_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO54_MCU_IE_M  (IO_MUX_GPIO54_MCU_IE_V << IO_MUX_GPIO54_MCU_IE_S)
-#define IO_MUX_GPIO54_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO54_MCU_IE_S  4
-/** IO_MUX_GPIO54_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO54_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO54_MCU_DRV_M  (IO_MUX_GPIO54_MCU_DRV_V << IO_MUX_GPIO54_MCU_DRV_S)
-#define IO_MUX_GPIO54_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO54_MCU_DRV_S  5
-/** IO_MUX_GPIO54_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO54_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO54_FUN_WPD_M  (IO_MUX_GPIO54_FUN_WPD_V << IO_MUX_GPIO54_FUN_WPD_S)
-#define IO_MUX_GPIO54_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO54_FUN_WPD_S  7
-/** IO_MUX_GPIO54_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO54_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO54_FUN_WPU_M  (IO_MUX_GPIO54_FUN_WPU_V << IO_MUX_GPIO54_FUN_WPU_S)
-#define IO_MUX_GPIO54_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO54_FUN_WPU_S  8
-/** IO_MUX_GPIO54_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO54_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO54_FUN_IE_M  (IO_MUX_GPIO54_FUN_IE_V << IO_MUX_GPIO54_FUN_IE_S)
-#define IO_MUX_GPIO54_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO54_FUN_IE_S  9
-/** IO_MUX_GPIO54_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO54_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO54_FUN_DRV_M  (IO_MUX_GPIO54_FUN_DRV_V << IO_MUX_GPIO54_FUN_DRV_S)
-#define IO_MUX_GPIO54_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO54_FUN_DRV_S  10
-/** IO_MUX_GPIO54_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO54_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO54_MCU_SEL_M  (IO_MUX_GPIO54_MCU_SEL_V << IO_MUX_GPIO54_MCU_SEL_S)
-#define IO_MUX_GPIO54_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO54_MCU_SEL_S  12
-/** IO_MUX_GPIO54_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO54_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO54_FILTER_EN_M  (IO_MUX_GPIO54_FILTER_EN_V << IO_MUX_GPIO54_FILTER_EN_S)
-#define IO_MUX_GPIO54_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO54_FILTER_EN_S  15
-
-/** IO_MUX_gpio55_REG register
- *  iomux control register for gpio55
- */
-#define IO_MUX_GPIO55_REG (DR_REG_IO_MUX_BASE + 0xe0)
-/** IO_MUX_GPIO55_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO55_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO55_MCU_OE_M  (IO_MUX_GPIO55_MCU_OE_V << IO_MUX_GPIO55_MCU_OE_S)
-#define IO_MUX_GPIO55_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO55_MCU_OE_S  0
-/** IO_MUX_GPIO55_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO55_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO55_SLP_SEL_M  (IO_MUX_GPIO55_SLP_SEL_V << IO_MUX_GPIO55_SLP_SEL_S)
-#define IO_MUX_GPIO55_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO55_SLP_SEL_S  1
-/** IO_MUX_GPIO55_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO55_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO55_MCU_WPD_M  (IO_MUX_GPIO55_MCU_WPD_V << IO_MUX_GPIO55_MCU_WPD_S)
-#define IO_MUX_GPIO55_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO55_MCU_WPD_S  2
-/** IO_MUX_GPIO55_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO55_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO55_MCU_WPU_M  (IO_MUX_GPIO55_MCU_WPU_V << IO_MUX_GPIO55_MCU_WPU_S)
-#define IO_MUX_GPIO55_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO55_MCU_WPU_S  3
-/** IO_MUX_GPIO55_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO55_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO55_MCU_IE_M  (IO_MUX_GPIO55_MCU_IE_V << IO_MUX_GPIO55_MCU_IE_S)
-#define IO_MUX_GPIO55_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO55_MCU_IE_S  4
-/** IO_MUX_GPIO55_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO55_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO55_MCU_DRV_M  (IO_MUX_GPIO55_MCU_DRV_V << IO_MUX_GPIO55_MCU_DRV_S)
-#define IO_MUX_GPIO55_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO55_MCU_DRV_S  5
-/** IO_MUX_GPIO55_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO55_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO55_FUN_WPD_M  (IO_MUX_GPIO55_FUN_WPD_V << IO_MUX_GPIO55_FUN_WPD_S)
-#define IO_MUX_GPIO55_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO55_FUN_WPD_S  7
-/** IO_MUX_GPIO55_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO55_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO55_FUN_WPU_M  (IO_MUX_GPIO55_FUN_WPU_V << IO_MUX_GPIO55_FUN_WPU_S)
-#define IO_MUX_GPIO55_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO55_FUN_WPU_S  8
-/** IO_MUX_GPIO55_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO55_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO55_FUN_IE_M  (IO_MUX_GPIO55_FUN_IE_V << IO_MUX_GPIO55_FUN_IE_S)
-#define IO_MUX_GPIO55_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO55_FUN_IE_S  9
-/** IO_MUX_GPIO55_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO55_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO55_FUN_DRV_M  (IO_MUX_GPIO55_FUN_DRV_V << IO_MUX_GPIO55_FUN_DRV_S)
-#define IO_MUX_GPIO55_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO55_FUN_DRV_S  10
-/** IO_MUX_GPIO55_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO55_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO55_MCU_SEL_M  (IO_MUX_GPIO55_MCU_SEL_V << IO_MUX_GPIO55_MCU_SEL_S)
-#define IO_MUX_GPIO55_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO55_MCU_SEL_S  12
-/** IO_MUX_GPIO55_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO55_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO55_FILTER_EN_M  (IO_MUX_GPIO55_FILTER_EN_V << IO_MUX_GPIO55_FILTER_EN_S)
-#define IO_MUX_GPIO55_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO55_FILTER_EN_S  15
-
-/** IO_MUX_gpio56_REG register
- *  iomux control register for gpio56
- */
-#define IO_MUX_GPIO56_REG (DR_REG_IO_MUX_BASE + 0xe4)
-/** IO_MUX_GPIO56_MCU_OE : R/W; bitpos: [0]; default: 0;
- *  output enable on sleep mode
- */
-#define IO_MUX_GPIO56_MCU_OE    (BIT(0))
-#define IO_MUX_GPIO56_MCU_OE_M  (IO_MUX_GPIO56_MCU_OE_V << IO_MUX_GPIO56_MCU_OE_S)
-#define IO_MUX_GPIO56_MCU_OE_V  0x00000001U
-#define IO_MUX_GPIO56_MCU_OE_S  0
-/** IO_MUX_GPIO56_SLP_SEL : R/W; bitpos: [1]; default: 0;
- *  io sleep mode enable. set 1 to enable sleep mode.
- */
-#define IO_MUX_GPIO56_SLP_SEL    (BIT(1))
-#define IO_MUX_GPIO56_SLP_SEL_M  (IO_MUX_GPIO56_SLP_SEL_V << IO_MUX_GPIO56_SLP_SEL_S)
-#define IO_MUX_GPIO56_SLP_SEL_V  0x00000001U
-#define IO_MUX_GPIO56_SLP_SEL_S  1
-/** IO_MUX_GPIO56_MCU_WPD : R/W; bitpos: [2]; default: 0;
- *  pull-down enable on sleep mode
- */
-#define IO_MUX_GPIO56_MCU_WPD    (BIT(2))
-#define IO_MUX_GPIO56_MCU_WPD_M  (IO_MUX_GPIO56_MCU_WPD_V << IO_MUX_GPIO56_MCU_WPD_S)
-#define IO_MUX_GPIO56_MCU_WPD_V  0x00000001U
-#define IO_MUX_GPIO56_MCU_WPD_S  2
-/** IO_MUX_GPIO56_MCU_WPU : R/W; bitpos: [3]; default: 0;
- *  pull-up enable on sleep mode
- */
-#define IO_MUX_GPIO56_MCU_WPU    (BIT(3))
-#define IO_MUX_GPIO56_MCU_WPU_M  (IO_MUX_GPIO56_MCU_WPU_V << IO_MUX_GPIO56_MCU_WPU_S)
-#define IO_MUX_GPIO56_MCU_WPU_V  0x00000001U
-#define IO_MUX_GPIO56_MCU_WPU_S  3
-/** IO_MUX_GPIO56_MCU_IE : R/W; bitpos: [4]; default: 0;
- *  input enable on sleep mode
- */
-#define IO_MUX_GPIO56_MCU_IE    (BIT(4))
-#define IO_MUX_GPIO56_MCU_IE_M  (IO_MUX_GPIO56_MCU_IE_V << IO_MUX_GPIO56_MCU_IE_S)
-#define IO_MUX_GPIO56_MCU_IE_V  0x00000001U
-#define IO_MUX_GPIO56_MCU_IE_S  4
-/** IO_MUX_GPIO56_MCU_DRV : R/W; bitpos: [6:5]; default: 0;
- *  select drive strenth on sleep mode
- */
-#define IO_MUX_GPIO56_MCU_DRV    0x00000003U
-#define IO_MUX_GPIO56_MCU_DRV_M  (IO_MUX_GPIO56_MCU_DRV_V << IO_MUX_GPIO56_MCU_DRV_S)
-#define IO_MUX_GPIO56_MCU_DRV_V  0x00000003U
-#define IO_MUX_GPIO56_MCU_DRV_S  5
-/** IO_MUX_GPIO56_FUN_WPD : R/W; bitpos: [7]; default: 0;
- *  pull-down enable
- */
-#define IO_MUX_GPIO56_FUN_WPD    (BIT(7))
-#define IO_MUX_GPIO56_FUN_WPD_M  (IO_MUX_GPIO56_FUN_WPD_V << IO_MUX_GPIO56_FUN_WPD_S)
-#define IO_MUX_GPIO56_FUN_WPD_V  0x00000001U
-#define IO_MUX_GPIO56_FUN_WPD_S  7
-/** IO_MUX_GPIO56_FUN_WPU : R/W; bitpos: [8]; default: 0;
- *  pull-up enable
- */
-#define IO_MUX_GPIO56_FUN_WPU    (BIT(8))
-#define IO_MUX_GPIO56_FUN_WPU_M  (IO_MUX_GPIO56_FUN_WPU_V << IO_MUX_GPIO56_FUN_WPU_S)
-#define IO_MUX_GPIO56_FUN_WPU_V  0x00000001U
-#define IO_MUX_GPIO56_FUN_WPU_S  8
-/** IO_MUX_GPIO56_FUN_IE : R/W; bitpos: [9]; default: 0;
- *  input enable
- */
-#define IO_MUX_GPIO56_FUN_IE    (BIT(9))
-#define IO_MUX_GPIO56_FUN_IE_M  (IO_MUX_GPIO56_FUN_IE_V << IO_MUX_GPIO56_FUN_IE_S)
-#define IO_MUX_GPIO56_FUN_IE_V  0x00000001U
-#define IO_MUX_GPIO56_FUN_IE_S  9
-/** IO_MUX_GPIO56_FUN_DRV : R/W; bitpos: [11:10]; default: 2;
- *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
- */
-#define IO_MUX_GPIO56_FUN_DRV    0x00000003U
-#define IO_MUX_GPIO56_FUN_DRV_M  (IO_MUX_GPIO56_FUN_DRV_V << IO_MUX_GPIO56_FUN_DRV_S)
-#define IO_MUX_GPIO56_FUN_DRV_V  0x00000003U
-#define IO_MUX_GPIO56_FUN_DRV_S  10
-/** IO_MUX_GPIO56_MCU_SEL : R/W; bitpos: [14:12]; default: 0;
- *  0:select function0, 1:select function1 ...
- */
-#define IO_MUX_GPIO56_MCU_SEL    0x00000007U
-#define IO_MUX_GPIO56_MCU_SEL_M  (IO_MUX_GPIO56_MCU_SEL_V << IO_MUX_GPIO56_MCU_SEL_S)
-#define IO_MUX_GPIO56_MCU_SEL_V  0x00000007U
-#define IO_MUX_GPIO56_MCU_SEL_S  12
-/** IO_MUX_GPIO56_FILTER_EN : R/W; bitpos: [15]; default: 0;
- *  input filter enable
- */
-#define IO_MUX_GPIO56_FILTER_EN    (BIT(15))
-#define IO_MUX_GPIO56_FILTER_EN_M  (IO_MUX_GPIO56_FILTER_EN_V << IO_MUX_GPIO56_FILTER_EN_S)
-#define IO_MUX_GPIO56_FILTER_EN_V  0x00000001U
-#define IO_MUX_GPIO56_FILTER_EN_S  15
-
-/** IO_MUX_DATE_REG register
- *  iomux version
- */
-#define IO_MUX_DATE_REG (DR_REG_IO_MUX_BASE + 0x104)
-/** IO_MUX_DATE : R/W; bitpos: [27:0]; default: 2101794;
- *  csv date
- */
-#define IO_MUX_DATE    0x0FFFFFFFU
-#define IO_MUX_DATE_M  (IO_MUX_DATE_V << IO_MUX_DATE_S)
-#define IO_MUX_DATE_V  0x0FFFFFFFU
-#define IO_MUX_DATE_S  0
-
-#ifdef __cplusplus
-}
-#endif

components/soc/esp32p4/include/soc/iomux_struct.h

@@ -1,3429 +0,0 @@
-/**
- * SPDX-FileCopyrightText: 2023 Espressif Systems (Shanghai) CO LTD
- *
- *  SPDX-License-Identifier: Apache-2.0
- */
-#pragma once
-
-#include <stdint.h>
-#ifdef __cplusplus
-extern "C" {
-#endif
-
-/** Group: IOMUX Register */
-/** Type of gpio0 register
- *  iomux control register for gpio0
- */
-typedef union {
-    struct {
-        /** gpio0_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio0_mcu_oe:1;
-        /** gpio0_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio0_slp_sel:1;
-        /** gpio0_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio0_mcu_wpd:1;
-        /** gpio0_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio0_mcu_wpu:1;
-        /** gpio0_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio0_mcu_ie:1;
-        /** gpio0_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio0_mcu_drv:2;
-        /** gpio0_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio0_fun_wpd:1;
-        /** gpio0_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio0_fun_wpu:1;
-        /** gpio0_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio0_fun_ie:1;
-        /** gpio0_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio0_fun_drv:2;
-        /** gpio0_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio0_mcu_sel:3;
-        /** gpio0_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio0_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio0_reg_t;
-
-/** Type of gpio1 register
- *  iomux control register for gpio1
- */
-typedef union {
-    struct {
-        /** gpio1_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio1_mcu_oe:1;
-        /** gpio1_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio1_slp_sel:1;
-        /** gpio1_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio1_mcu_wpd:1;
-        /** gpio1_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio1_mcu_wpu:1;
-        /** gpio1_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio1_mcu_ie:1;
-        /** gpio1_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio1_mcu_drv:2;
-        /** gpio1_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio1_fun_wpd:1;
-        /** gpio1_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio1_fun_wpu:1;
-        /** gpio1_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio1_fun_ie:1;
-        /** gpio1_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio1_fun_drv:2;
-        /** gpio1_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio1_mcu_sel:3;
-        /** gpio1_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio1_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio1_reg_t;
-
-/** Type of gpio2 register
- *  iomux control register for gpio2
- */
-typedef union {
-    struct {
-        /** gpio2_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio2_mcu_oe:1;
-        /** gpio2_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio2_slp_sel:1;
-        /** gpio2_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio2_mcu_wpd:1;
-        /** gpio2_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio2_mcu_wpu:1;
-        /** gpio2_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio2_mcu_ie:1;
-        /** gpio2_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio2_mcu_drv:2;
-        /** gpio2_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio2_fun_wpd:1;
-        /** gpio2_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio2_fun_wpu:1;
-        /** gpio2_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio2_fun_ie:1;
-        /** gpio2_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio2_fun_drv:2;
-        /** gpio2_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio2_mcu_sel:3;
-        /** gpio2_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio2_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio2_reg_t;
-
-/** Type of gpio3 register
- *  iomux control register for gpio3
- */
-typedef union {
-    struct {
-        /** gpio3_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio3_mcu_oe:1;
-        /** gpio3_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio3_slp_sel:1;
-        /** gpio3_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio3_mcu_wpd:1;
-        /** gpio3_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio3_mcu_wpu:1;
-        /** gpio3_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio3_mcu_ie:1;
-        /** gpio3_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio3_mcu_drv:2;
-        /** gpio3_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio3_fun_wpd:1;
-        /** gpio3_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio3_fun_wpu:1;
-        /** gpio3_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio3_fun_ie:1;
-        /** gpio3_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio3_fun_drv:2;
-        /** gpio3_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio3_mcu_sel:3;
-        /** gpio3_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio3_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio3_reg_t;
-
-/** Type of gpio4 register
- *  iomux control register for gpio4
- */
-typedef union {
-    struct {
-        /** gpio4_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio4_mcu_oe:1;
-        /** gpio4_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio4_slp_sel:1;
-        /** gpio4_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio4_mcu_wpd:1;
-        /** gpio4_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio4_mcu_wpu:1;
-        /** gpio4_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio4_mcu_ie:1;
-        /** gpio4_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio4_mcu_drv:2;
-        /** gpio4_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio4_fun_wpd:1;
-        /** gpio4_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio4_fun_wpu:1;
-        /** gpio4_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio4_fun_ie:1;
-        /** gpio4_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio4_fun_drv:2;
-        /** gpio4_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio4_mcu_sel:3;
-        /** gpio4_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio4_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio4_reg_t;
-
-/** Type of gpio5 register
- *  iomux control register for gpio5
- */
-typedef union {
-    struct {
-        /** gpio5_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio5_mcu_oe:1;
-        /** gpio5_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio5_slp_sel:1;
-        /** gpio5_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio5_mcu_wpd:1;
-        /** gpio5_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio5_mcu_wpu:1;
-        /** gpio5_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio5_mcu_ie:1;
-        /** gpio5_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio5_mcu_drv:2;
-        /** gpio5_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio5_fun_wpd:1;
-        /** gpio5_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio5_fun_wpu:1;
-        /** gpio5_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio5_fun_ie:1;
-        /** gpio5_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio5_fun_drv:2;
-        /** gpio5_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio5_mcu_sel:3;
-        /** gpio5_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio5_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio5_reg_t;
-
-/** Type of gpio6 register
- *  iomux control register for gpio6
- */
-typedef union {
-    struct {
-        /** gpio6_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio6_mcu_oe:1;
-        /** gpio6_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio6_slp_sel:1;
-        /** gpio6_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio6_mcu_wpd:1;
-        /** gpio6_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio6_mcu_wpu:1;
-        /** gpio6_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio6_mcu_ie:1;
-        /** gpio6_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio6_mcu_drv:2;
-        /** gpio6_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio6_fun_wpd:1;
-        /** gpio6_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio6_fun_wpu:1;
-        /** gpio6_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio6_fun_ie:1;
-        /** gpio6_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio6_fun_drv:2;
-        /** gpio6_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio6_mcu_sel:3;
-        /** gpio6_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio6_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio6_reg_t;
-
-/** Type of gpio7 register
- *  iomux control register for gpio7
- */
-typedef union {
-    struct {
-        /** gpio7_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio7_mcu_oe:1;
-        /** gpio7_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio7_slp_sel:1;
-        /** gpio7_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio7_mcu_wpd:1;
-        /** gpio7_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio7_mcu_wpu:1;
-        /** gpio7_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio7_mcu_ie:1;
-        /** gpio7_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio7_mcu_drv:2;
-        /** gpio7_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio7_fun_wpd:1;
-        /** gpio7_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio7_fun_wpu:1;
-        /** gpio7_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio7_fun_ie:1;
-        /** gpio7_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio7_fun_drv:2;
-        /** gpio7_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio7_mcu_sel:3;
-        /** gpio7_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio7_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio7_reg_t;
-
-/** Type of gpio8 register
- *  iomux control register for gpio8
- */
-typedef union {
-    struct {
-        /** gpio8_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio8_mcu_oe:1;
-        /** gpio8_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio8_slp_sel:1;
-        /** gpio8_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio8_mcu_wpd:1;
-        /** gpio8_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio8_mcu_wpu:1;
-        /** gpio8_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio8_mcu_ie:1;
-        /** gpio8_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio8_mcu_drv:2;
-        /** gpio8_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio8_fun_wpd:1;
-        /** gpio8_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio8_fun_wpu:1;
-        /** gpio8_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio8_fun_ie:1;
-        /** gpio8_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio8_fun_drv:2;
-        /** gpio8_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio8_mcu_sel:3;
-        /** gpio8_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio8_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio8_reg_t;
-
-/** Type of gpio9 register
- *  iomux control register for gpio9
- */
-typedef union {
-    struct {
-        /** gpio9_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio9_mcu_oe:1;
-        /** gpio9_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio9_slp_sel:1;
-        /** gpio9_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio9_mcu_wpd:1;
-        /** gpio9_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio9_mcu_wpu:1;
-        /** gpio9_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio9_mcu_ie:1;
-        /** gpio9_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio9_mcu_drv:2;
-        /** gpio9_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio9_fun_wpd:1;
-        /** gpio9_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio9_fun_wpu:1;
-        /** gpio9_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio9_fun_ie:1;
-        /** gpio9_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio9_fun_drv:2;
-        /** gpio9_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio9_mcu_sel:3;
-        /** gpio9_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio9_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio9_reg_t;
-
-/** Type of gpio10 register
- *  iomux control register for gpio10
- */
-typedef union {
-    struct {
-        /** gpio10_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio10_mcu_oe:1;
-        /** gpio10_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio10_slp_sel:1;
-        /** gpio10_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio10_mcu_wpd:1;
-        /** gpio10_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio10_mcu_wpu:1;
-        /** gpio10_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio10_mcu_ie:1;
-        /** gpio10_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio10_mcu_drv:2;
-        /** gpio10_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio10_fun_wpd:1;
-        /** gpio10_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio10_fun_wpu:1;
-        /** gpio10_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio10_fun_ie:1;
-        /** gpio10_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio10_fun_drv:2;
-        /** gpio10_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio10_mcu_sel:3;
-        /** gpio10_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio10_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio10_reg_t;
-
-/** Type of gpio11 register
- *  iomux control register for gpio11
- */
-typedef union {
-    struct {
-        /** gpio11_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio11_mcu_oe:1;
-        /** gpio11_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio11_slp_sel:1;
-        /** gpio11_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio11_mcu_wpd:1;
-        /** gpio11_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio11_mcu_wpu:1;
-        /** gpio11_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio11_mcu_ie:1;
-        /** gpio11_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio11_mcu_drv:2;
-        /** gpio11_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio11_fun_wpd:1;
-        /** gpio11_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio11_fun_wpu:1;
-        /** gpio11_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio11_fun_ie:1;
-        /** gpio11_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio11_fun_drv:2;
-        /** gpio11_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio11_mcu_sel:3;
-        /** gpio11_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio11_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio11_reg_t;
-
-/** Type of gpio12 register
- *  iomux control register for gpio12
- */
-typedef union {
-    struct {
-        /** gpio12_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio12_mcu_oe:1;
-        /** gpio12_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio12_slp_sel:1;
-        /** gpio12_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio12_mcu_wpd:1;
-        /** gpio12_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio12_mcu_wpu:1;
-        /** gpio12_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio12_mcu_ie:1;
-        /** gpio12_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio12_mcu_drv:2;
-        /** gpio12_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio12_fun_wpd:1;
-        /** gpio12_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio12_fun_wpu:1;
-        /** gpio12_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio12_fun_ie:1;
-        /** gpio12_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio12_fun_drv:2;
-        /** gpio12_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio12_mcu_sel:3;
-        /** gpio12_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio12_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio12_reg_t;
-
-/** Type of gpio13 register
- *  iomux control register for gpio13
- */
-typedef union {
-    struct {
-        /** gpio13_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio13_mcu_oe:1;
-        /** gpio13_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio13_slp_sel:1;
-        /** gpio13_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio13_mcu_wpd:1;
-        /** gpio13_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio13_mcu_wpu:1;
-        /** gpio13_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio13_mcu_ie:1;
-        /** gpio13_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio13_mcu_drv:2;
-        /** gpio13_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio13_fun_wpd:1;
-        /** gpio13_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio13_fun_wpu:1;
-        /** gpio13_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio13_fun_ie:1;
-        /** gpio13_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio13_fun_drv:2;
-        /** gpio13_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio13_mcu_sel:3;
-        /** gpio13_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio13_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio13_reg_t;
-
-/** Type of gpio14 register
- *  iomux control register for gpio14
- */
-typedef union {
-    struct {
-        /** gpio14_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio14_mcu_oe:1;
-        /** gpio14_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio14_slp_sel:1;
-        /** gpio14_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio14_mcu_wpd:1;
-        /** gpio14_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio14_mcu_wpu:1;
-        /** gpio14_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio14_mcu_ie:1;
-        /** gpio14_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio14_mcu_drv:2;
-        /** gpio14_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio14_fun_wpd:1;
-        /** gpio14_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio14_fun_wpu:1;
-        /** gpio14_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio14_fun_ie:1;
-        /** gpio14_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio14_fun_drv:2;
-        /** gpio14_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio14_mcu_sel:3;
-        /** gpio14_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio14_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio14_reg_t;
-
-/** Type of gpio15 register
- *  iomux control register for gpio15
- */
-typedef union {
-    struct {
-        /** gpio15_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio15_mcu_oe:1;
-        /** gpio15_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio15_slp_sel:1;
-        /** gpio15_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio15_mcu_wpd:1;
-        /** gpio15_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio15_mcu_wpu:1;
-        /** gpio15_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio15_mcu_ie:1;
-        /** gpio15_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio15_mcu_drv:2;
-        /** gpio15_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio15_fun_wpd:1;
-        /** gpio15_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio15_fun_wpu:1;
-        /** gpio15_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio15_fun_ie:1;
-        /** gpio15_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio15_fun_drv:2;
-        /** gpio15_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio15_mcu_sel:3;
-        /** gpio15_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio15_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio15_reg_t;
-
-/** Type of gpio16 register
- *  iomux control register for gpio16
- */
-typedef union {
-    struct {
-        /** gpio16_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio16_mcu_oe:1;
-        /** gpio16_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio16_slp_sel:1;
-        /** gpio16_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio16_mcu_wpd:1;
-        /** gpio16_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio16_mcu_wpu:1;
-        /** gpio16_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio16_mcu_ie:1;
-        /** gpio16_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio16_mcu_drv:2;
-        /** gpio16_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio16_fun_wpd:1;
-        /** gpio16_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio16_fun_wpu:1;
-        /** gpio16_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio16_fun_ie:1;
-        /** gpio16_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio16_fun_drv:2;
-        /** gpio16_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio16_mcu_sel:3;
-        /** gpio16_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio16_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio16_reg_t;
-
-/** Type of gpio17 register
- *  iomux control register for gpio17
- */
-typedef union {
-    struct {
-        /** gpio17_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio17_mcu_oe:1;
-        /** gpio17_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio17_slp_sel:1;
-        /** gpio17_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio17_mcu_wpd:1;
-        /** gpio17_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio17_mcu_wpu:1;
-        /** gpio17_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio17_mcu_ie:1;
-        /** gpio17_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio17_mcu_drv:2;
-        /** gpio17_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio17_fun_wpd:1;
-        /** gpio17_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio17_fun_wpu:1;
-        /** gpio17_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio17_fun_ie:1;
-        /** gpio17_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio17_fun_drv:2;
-        /** gpio17_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio17_mcu_sel:3;
-        /** gpio17_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio17_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio17_reg_t;
-
-/** Type of gpio18 register
- *  iomux control register for gpio18
- */
-typedef union {
-    struct {
-        /** gpio18_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio18_mcu_oe:1;
-        /** gpio18_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio18_slp_sel:1;
-        /** gpio18_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio18_mcu_wpd:1;
-        /** gpio18_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio18_mcu_wpu:1;
-        /** gpio18_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio18_mcu_ie:1;
-        /** gpio18_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio18_mcu_drv:2;
-        /** gpio18_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio18_fun_wpd:1;
-        /** gpio18_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio18_fun_wpu:1;
-        /** gpio18_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio18_fun_ie:1;
-        /** gpio18_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio18_fun_drv:2;
-        /** gpio18_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio18_mcu_sel:3;
-        /** gpio18_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio18_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio18_reg_t;
-
-/** Type of gpio19 register
- *  iomux control register for gpio19
- */
-typedef union {
-    struct {
-        /** gpio19_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio19_mcu_oe:1;
-        /** gpio19_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio19_slp_sel:1;
-        /** gpio19_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio19_mcu_wpd:1;
-        /** gpio19_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio19_mcu_wpu:1;
-        /** gpio19_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio19_mcu_ie:1;
-        /** gpio19_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio19_mcu_drv:2;
-        /** gpio19_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio19_fun_wpd:1;
-        /** gpio19_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio19_fun_wpu:1;
-        /** gpio19_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio19_fun_ie:1;
-        /** gpio19_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio19_fun_drv:2;
-        /** gpio19_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio19_mcu_sel:3;
-        /** gpio19_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio19_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio19_reg_t;
-
-/** Type of gpio20 register
- *  iomux control register for gpio20
- */
-typedef union {
-    struct {
-        /** gpio20_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio20_mcu_oe:1;
-        /** gpio20_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio20_slp_sel:1;
-        /** gpio20_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio20_mcu_wpd:1;
-        /** gpio20_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio20_mcu_wpu:1;
-        /** gpio20_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio20_mcu_ie:1;
-        /** gpio20_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio20_mcu_drv:2;
-        /** gpio20_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio20_fun_wpd:1;
-        /** gpio20_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio20_fun_wpu:1;
-        /** gpio20_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio20_fun_ie:1;
-        /** gpio20_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio20_fun_drv:2;
-        /** gpio20_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio20_mcu_sel:3;
-        /** gpio20_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio20_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio20_reg_t;
-
-/** Type of gpio21 register
- *  iomux control register for gpio21
- */
-typedef union {
-    struct {
-        /** gpio21_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio21_mcu_oe:1;
-        /** gpio21_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio21_slp_sel:1;
-        /** gpio21_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio21_mcu_wpd:1;
-        /** gpio21_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio21_mcu_wpu:1;
-        /** gpio21_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio21_mcu_ie:1;
-        /** gpio21_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio21_mcu_drv:2;
-        /** gpio21_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio21_fun_wpd:1;
-        /** gpio21_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio21_fun_wpu:1;
-        /** gpio21_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio21_fun_ie:1;
-        /** gpio21_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio21_fun_drv:2;
-        /** gpio21_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio21_mcu_sel:3;
-        /** gpio21_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio21_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio21_reg_t;
-
-/** Type of gpio22 register
- *  iomux control register for gpio22
- */
-typedef union {
-    struct {
-        /** gpio22_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio22_mcu_oe:1;
-        /** gpio22_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio22_slp_sel:1;
-        /** gpio22_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio22_mcu_wpd:1;
-        /** gpio22_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio22_mcu_wpu:1;
-        /** gpio22_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio22_mcu_ie:1;
-        /** gpio22_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio22_mcu_drv:2;
-        /** gpio22_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio22_fun_wpd:1;
-        /** gpio22_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio22_fun_wpu:1;
-        /** gpio22_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio22_fun_ie:1;
-        /** gpio22_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio22_fun_drv:2;
-        /** gpio22_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio22_mcu_sel:3;
-        /** gpio22_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio22_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio22_reg_t;
-
-/** Type of gpio23 register
- *  iomux control register for gpio23
- */
-typedef union {
-    struct {
-        /** gpio23_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio23_mcu_oe:1;
-        /** gpio23_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio23_slp_sel:1;
-        /** gpio23_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio23_mcu_wpd:1;
-        /** gpio23_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio23_mcu_wpu:1;
-        /** gpio23_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio23_mcu_ie:1;
-        /** gpio23_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio23_mcu_drv:2;
-        /** gpio23_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio23_fun_wpd:1;
-        /** gpio23_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio23_fun_wpu:1;
-        /** gpio23_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio23_fun_ie:1;
-        /** gpio23_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio23_fun_drv:2;
-        /** gpio23_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio23_mcu_sel:3;
-        /** gpio23_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio23_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio23_reg_t;
-
-/** Type of gpio24 register
- *  iomux control register for gpio24
- */
-typedef union {
-    struct {
-        /** gpio24_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio24_mcu_oe:1;
-        /** gpio24_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio24_slp_sel:1;
-        /** gpio24_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio24_mcu_wpd:1;
-        /** gpio24_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio24_mcu_wpu:1;
-        /** gpio24_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio24_mcu_ie:1;
-        /** gpio24_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio24_mcu_drv:2;
-        /** gpio24_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio24_fun_wpd:1;
-        /** gpio24_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio24_fun_wpu:1;
-        /** gpio24_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio24_fun_ie:1;
-        /** gpio24_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio24_fun_drv:2;
-        /** gpio24_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio24_mcu_sel:3;
-        /** gpio24_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio24_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio24_reg_t;
-
-/** Type of gpio25 register
- *  iomux control register for gpio25
- */
-typedef union {
-    struct {
-        /** gpio25_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio25_mcu_oe:1;
-        /** gpio25_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio25_slp_sel:1;
-        /** gpio25_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio25_mcu_wpd:1;
-        /** gpio25_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio25_mcu_wpu:1;
-        /** gpio25_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio25_mcu_ie:1;
-        /** gpio25_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio25_mcu_drv:2;
-        /** gpio25_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio25_fun_wpd:1;
-        /** gpio25_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio25_fun_wpu:1;
-        /** gpio25_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio25_fun_ie:1;
-        /** gpio25_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio25_fun_drv:2;
-        /** gpio25_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio25_mcu_sel:3;
-        /** gpio25_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio25_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio25_reg_t;
-
-/** Type of gpio26 register
- *  iomux control register for gpio26
- */
-typedef union {
-    struct {
-        /** gpio26_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio26_mcu_oe:1;
-        /** gpio26_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio26_slp_sel:1;
-        /** gpio26_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio26_mcu_wpd:1;
-        /** gpio26_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio26_mcu_wpu:1;
-        /** gpio26_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio26_mcu_ie:1;
-        /** gpio26_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio26_mcu_drv:2;
-        /** gpio26_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio26_fun_wpd:1;
-        /** gpio26_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio26_fun_wpu:1;
-        /** gpio26_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio26_fun_ie:1;
-        /** gpio26_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio26_fun_drv:2;
-        /** gpio26_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio26_mcu_sel:3;
-        /** gpio26_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio26_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio26_reg_t;
-
-/** Type of gpio27 register
- *  iomux control register for gpio27
- */
-typedef union {
-    struct {
-        /** gpio27_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio27_mcu_oe:1;
-        /** gpio27_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio27_slp_sel:1;
-        /** gpio27_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio27_mcu_wpd:1;
-        /** gpio27_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio27_mcu_wpu:1;
-        /** gpio27_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio27_mcu_ie:1;
-        /** gpio27_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio27_mcu_drv:2;
-        /** gpio27_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio27_fun_wpd:1;
-        /** gpio27_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio27_fun_wpu:1;
-        /** gpio27_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio27_fun_ie:1;
-        /** gpio27_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio27_fun_drv:2;
-        /** gpio27_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio27_mcu_sel:3;
-        /** gpio27_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio27_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio27_reg_t;
-
-/** Type of gpio28 register
- *  iomux control register for gpio28
- */
-typedef union {
-    struct {
-        /** gpio28_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio28_mcu_oe:1;
-        /** gpio28_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio28_slp_sel:1;
-        /** gpio28_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio28_mcu_wpd:1;
-        /** gpio28_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio28_mcu_wpu:1;
-        /** gpio28_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio28_mcu_ie:1;
-        /** gpio28_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio28_mcu_drv:2;
-        /** gpio28_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio28_fun_wpd:1;
-        /** gpio28_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio28_fun_wpu:1;
-        /** gpio28_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio28_fun_ie:1;
-        /** gpio28_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio28_fun_drv:2;
-        /** gpio28_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio28_mcu_sel:3;
-        /** gpio28_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio28_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio28_reg_t;
-
-/** Type of gpio29 register
- *  iomux control register for gpio29
- */
-typedef union {
-    struct {
-        /** gpio29_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio29_mcu_oe:1;
-        /** gpio29_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio29_slp_sel:1;
-        /** gpio29_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio29_mcu_wpd:1;
-        /** gpio29_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio29_mcu_wpu:1;
-        /** gpio29_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio29_mcu_ie:1;
-        /** gpio29_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio29_mcu_drv:2;
-        /** gpio29_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio29_fun_wpd:1;
-        /** gpio29_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio29_fun_wpu:1;
-        /** gpio29_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio29_fun_ie:1;
-        /** gpio29_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio29_fun_drv:2;
-        /** gpio29_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio29_mcu_sel:3;
-        /** gpio29_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio29_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio29_reg_t;
-
-/** Type of gpio30 register
- *  iomux control register for gpio30
- */
-typedef union {
-    struct {
-        /** gpio30_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio30_mcu_oe:1;
-        /** gpio30_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio30_slp_sel:1;
-        /** gpio30_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio30_mcu_wpd:1;
-        /** gpio30_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio30_mcu_wpu:1;
-        /** gpio30_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio30_mcu_ie:1;
-        /** gpio30_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio30_mcu_drv:2;
-        /** gpio30_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio30_fun_wpd:1;
-        /** gpio30_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio30_fun_wpu:1;
-        /** gpio30_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio30_fun_ie:1;
-        /** gpio30_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio30_fun_drv:2;
-        /** gpio30_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio30_mcu_sel:3;
-        /** gpio30_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio30_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio30_reg_t;
-
-/** Type of gpio31 register
- *  iomux control register for gpio31
- */
-typedef union {
-    struct {
-        /** gpio31_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio31_mcu_oe:1;
-        /** gpio31_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio31_slp_sel:1;
-        /** gpio31_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio31_mcu_wpd:1;
-        /** gpio31_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio31_mcu_wpu:1;
-        /** gpio31_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio31_mcu_ie:1;
-        /** gpio31_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio31_mcu_drv:2;
-        /** gpio31_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio31_fun_wpd:1;
-        /** gpio31_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio31_fun_wpu:1;
-        /** gpio31_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio31_fun_ie:1;
-        /** gpio31_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio31_fun_drv:2;
-        /** gpio31_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio31_mcu_sel:3;
-        /** gpio31_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio31_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio31_reg_t;
-
-/** Type of gpio32 register
- *  iomux control register for gpio32
- */
-typedef union {
-    struct {
-        /** gpio32_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio32_mcu_oe:1;
-        /** gpio32_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio32_slp_sel:1;
-        /** gpio32_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio32_mcu_wpd:1;
-        /** gpio32_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio32_mcu_wpu:1;
-        /** gpio32_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio32_mcu_ie:1;
-        /** gpio32_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio32_mcu_drv:2;
-        /** gpio32_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio32_fun_wpd:1;
-        /** gpio32_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio32_fun_wpu:1;
-        /** gpio32_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio32_fun_ie:1;
-        /** gpio32_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio32_fun_drv:2;
-        /** gpio32_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio32_mcu_sel:3;
-        /** gpio32_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio32_filter_en:1;
-        /** gpio32_rue_i3c : R/W; bitpos: [16]; default: 0;
-         *  NA
-         */
-        uint32_t gpio32_rue_i3c:1;
-        /** gpio32_ru_i3c : R/W; bitpos: [18:17]; default: 0;
-         *  NA
-         */
-        uint32_t gpio32_ru_i3c:2;
-        /** gpio32_rue_sel_i3c : R/W; bitpos: [19]; default: 0;
-         *  NA
-         */
-        uint32_t gpio32_rue_sel_i3c:1;
-        uint32_t reserved_20:12;
-    };
-    uint32_t val;
-} io_mux_gpio32_reg_t;
-
-/** Type of gpio33 register
- *  iomux control register for gpio33
- */
-typedef union {
-    struct {
-        /** gpio33_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio33_mcu_oe:1;
-        /** gpio33_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio33_slp_sel:1;
-        /** gpio33_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio33_mcu_wpd:1;
-        /** gpio33_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio33_mcu_wpu:1;
-        /** gpio33_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio33_mcu_ie:1;
-        /** gpio33_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio33_mcu_drv:2;
-        /** gpio33_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio33_fun_wpd:1;
-        /** gpio33_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio33_fun_wpu:1;
-        /** gpio33_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio33_fun_ie:1;
-        /** gpio33_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio33_fun_drv:2;
-        /** gpio33_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio33_mcu_sel:3;
-        /** gpio33_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio33_filter_en:1;
-        /** gpio33_rue_i3c : R/W; bitpos: [16]; default: 0;
-         *  NA
-         */
-        uint32_t gpio33_rue_i3c:1;
-        /** gpio33_ru_i3c : R/W; bitpos: [18:17]; default: 0;
-         *  NA
-         */
-        uint32_t gpio33_ru_i3c:2;
-        /** gpio33_rue_sel_i3c : R/W; bitpos: [19]; default: 0;
-         *  NA
-         */
-        uint32_t gpio33_rue_sel_i3c:1;
-        uint32_t reserved_20:12;
-    };
-    uint32_t val;
-} io_mux_gpio33_reg_t;
-
-/** Type of gpio34 register
- *  iomux control register for gpio34
- */
-typedef union {
-    struct {
-        /** gpio34_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio34_mcu_oe:1;
-        /** gpio34_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio34_slp_sel:1;
-        /** gpio34_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio34_mcu_wpd:1;
-        /** gpio34_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio34_mcu_wpu:1;
-        /** gpio34_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio34_mcu_ie:1;
-        /** gpio34_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio34_mcu_drv:2;
-        /** gpio34_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio34_fun_wpd:1;
-        /** gpio34_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio34_fun_wpu:1;
-        /** gpio34_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio34_fun_ie:1;
-        /** gpio34_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio34_fun_drv:2;
-        /** gpio34_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio34_mcu_sel:3;
-        /** gpio34_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio34_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio34_reg_t;
-
-/** Type of gpio35 register
- *  iomux control register for gpio35
- */
-typedef union {
-    struct {
-        /** gpio35_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio35_mcu_oe:1;
-        /** gpio35_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio35_slp_sel:1;
-        /** gpio35_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio35_mcu_wpd:1;
-        /** gpio35_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio35_mcu_wpu:1;
-        /** gpio35_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio35_mcu_ie:1;
-        /** gpio35_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio35_mcu_drv:2;
-        /** gpio35_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio35_fun_wpd:1;
-        /** gpio35_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio35_fun_wpu:1;
-        /** gpio35_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio35_fun_ie:1;
-        /** gpio35_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio35_fun_drv:2;
-        /** gpio35_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio35_mcu_sel:3;
-        /** gpio35_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio35_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio35_reg_t;
-
-/** Type of gpio36 register
- *  iomux control register for gpio36
- */
-typedef union {
-    struct {
-        /** gpio36_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio36_mcu_oe:1;
-        /** gpio36_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio36_slp_sel:1;
-        /** gpio36_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio36_mcu_wpd:1;
-        /** gpio36_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio36_mcu_wpu:1;
-        /** gpio36_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio36_mcu_ie:1;
-        /** gpio36_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio36_mcu_drv:2;
-        /** gpio36_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio36_fun_wpd:1;
-        /** gpio36_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio36_fun_wpu:1;
-        /** gpio36_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio36_fun_ie:1;
-        /** gpio36_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio36_fun_drv:2;
-        /** gpio36_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio36_mcu_sel:3;
-        /** gpio36_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio36_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio36_reg_t;
-
-/** Type of gpio37 register
- *  iomux control register for gpio37
- */
-typedef union {
-    struct {
-        /** gpio37_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio37_mcu_oe:1;
-        /** gpio37_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio37_slp_sel:1;
-        /** gpio37_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio37_mcu_wpd:1;
-        /** gpio37_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio37_mcu_wpu:1;
-        /** gpio37_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio37_mcu_ie:1;
-        /** gpio37_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio37_mcu_drv:2;
-        /** gpio37_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio37_fun_wpd:1;
-        /** gpio37_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio37_fun_wpu:1;
-        /** gpio37_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio37_fun_ie:1;
-        /** gpio37_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio37_fun_drv:2;
-        /** gpio37_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio37_mcu_sel:3;
-        /** gpio37_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio37_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio37_reg_t;
-
-/** Type of gpio38 register
- *  iomux control register for gpio38
- */
-typedef union {
-    struct {
-        /** gpio38_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio38_mcu_oe:1;
-        /** gpio38_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio38_slp_sel:1;
-        /** gpio38_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio38_mcu_wpd:1;
-        /** gpio38_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio38_mcu_wpu:1;
-        /** gpio38_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio38_mcu_ie:1;
-        /** gpio38_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio38_mcu_drv:2;
-        /** gpio38_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio38_fun_wpd:1;
-        /** gpio38_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio38_fun_wpu:1;
-        /** gpio38_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio38_fun_ie:1;
-        /** gpio38_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio38_fun_drv:2;
-        /** gpio38_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio38_mcu_sel:3;
-        /** gpio38_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio38_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio38_reg_t;
-
-/** Type of gpio39 register
- *  iomux control register for gpio39
- */
-typedef union {
-    struct {
-        /** gpio39_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio39_mcu_oe:1;
-        /** gpio39_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio39_slp_sel:1;
-        /** gpio39_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio39_mcu_wpd:1;
-        /** gpio39_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio39_mcu_wpu:1;
-        /** gpio39_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio39_mcu_ie:1;
-        /** gpio39_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio39_mcu_drv:2;
-        /** gpio39_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio39_fun_wpd:1;
-        /** gpio39_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio39_fun_wpu:1;
-        /** gpio39_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio39_fun_ie:1;
-        /** gpio39_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio39_fun_drv:2;
-        /** gpio39_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio39_mcu_sel:3;
-        /** gpio39_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio39_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio39_reg_t;
-
-/** Type of gpio40 register
- *  iomux control register for gpio40
- */
-typedef union {
-    struct {
-        /** gpio40_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio40_mcu_oe:1;
-        /** gpio40_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio40_slp_sel:1;
-        /** gpio40_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio40_mcu_wpd:1;
-        /** gpio40_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio40_mcu_wpu:1;
-        /** gpio40_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio40_mcu_ie:1;
-        /** gpio40_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio40_mcu_drv:2;
-        /** gpio40_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio40_fun_wpd:1;
-        /** gpio40_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio40_fun_wpu:1;
-        /** gpio40_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio40_fun_ie:1;
-        /** gpio40_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio40_fun_drv:2;
-        /** gpio40_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio40_mcu_sel:3;
-        /** gpio40_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio40_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio40_reg_t;
-
-/** Type of gpio41 register
- *  iomux control register for gpio41
- */
-typedef union {
-    struct {
-        /** gpio41_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio41_mcu_oe:1;
-        /** gpio41_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio41_slp_sel:1;
-        /** gpio41_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio41_mcu_wpd:1;
-        /** gpio41_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio41_mcu_wpu:1;
-        /** gpio41_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio41_mcu_ie:1;
-        /** gpio41_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio41_mcu_drv:2;
-        /** gpio41_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio41_fun_wpd:1;
-        /** gpio41_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio41_fun_wpu:1;
-        /** gpio41_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio41_fun_ie:1;
-        /** gpio41_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio41_fun_drv:2;
-        /** gpio41_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio41_mcu_sel:3;
-        /** gpio41_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio41_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio41_reg_t;
-
-/** Type of gpio42 register
- *  iomux control register for gpio42
- */
-typedef union {
-    struct {
-        /** gpio42_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio42_mcu_oe:1;
-        /** gpio42_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio42_slp_sel:1;
-        /** gpio42_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio42_mcu_wpd:1;
-        /** gpio42_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio42_mcu_wpu:1;
-        /** gpio42_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio42_mcu_ie:1;
-        /** gpio42_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio42_mcu_drv:2;
-        /** gpio42_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio42_fun_wpd:1;
-        /** gpio42_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio42_fun_wpu:1;
-        /** gpio42_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio42_fun_ie:1;
-        /** gpio42_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio42_fun_drv:2;
-        /** gpio42_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio42_mcu_sel:3;
-        /** gpio42_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio42_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio42_reg_t;
-
-/** Type of gpio43 register
- *  iomux control register for gpio43
- */
-typedef union {
-    struct {
-        /** gpio43_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio43_mcu_oe:1;
-        /** gpio43_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio43_slp_sel:1;
-        /** gpio43_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio43_mcu_wpd:1;
-        /** gpio43_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio43_mcu_wpu:1;
-        /** gpio43_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio43_mcu_ie:1;
-        /** gpio43_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio43_mcu_drv:2;
-        /** gpio43_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio43_fun_wpd:1;
-        /** gpio43_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio43_fun_wpu:1;
-        /** gpio43_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio43_fun_ie:1;
-        /** gpio43_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio43_fun_drv:2;
-        /** gpio43_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio43_mcu_sel:3;
-        /** gpio43_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio43_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio43_reg_t;
-
-/** Type of gpio44 register
- *  iomux control register for gpio44
- */
-typedef union {
-    struct {
-        /** gpio44_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio44_mcu_oe:1;
-        /** gpio44_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio44_slp_sel:1;
-        /** gpio44_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio44_mcu_wpd:1;
-        /** gpio44_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio44_mcu_wpu:1;
-        /** gpio44_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio44_mcu_ie:1;
-        /** gpio44_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio44_mcu_drv:2;
-        /** gpio44_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio44_fun_wpd:1;
-        /** gpio44_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio44_fun_wpu:1;
-        /** gpio44_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio44_fun_ie:1;
-        /** gpio44_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio44_fun_drv:2;
-        /** gpio44_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio44_mcu_sel:3;
-        /** gpio44_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio44_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio44_reg_t;
-
-/** Type of gpio45 register
- *  iomux control register for gpio45
- */
-typedef union {
-    struct {
-        /** gpio45_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio45_mcu_oe:1;
-        /** gpio45_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio45_slp_sel:1;
-        /** gpio45_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio45_mcu_wpd:1;
-        /** gpio45_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio45_mcu_wpu:1;
-        /** gpio45_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio45_mcu_ie:1;
-        /** gpio45_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio45_mcu_drv:2;
-        /** gpio45_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio45_fun_wpd:1;
-        /** gpio45_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio45_fun_wpu:1;
-        /** gpio45_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio45_fun_ie:1;
-        /** gpio45_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio45_fun_drv:2;
-        /** gpio45_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio45_mcu_sel:3;
-        /** gpio45_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio45_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio45_reg_t;
-
-/** Type of gpio46 register
- *  iomux control register for gpio46
- */
-typedef union {
-    struct {
-        /** gpio46_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio46_mcu_oe:1;
-        /** gpio46_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio46_slp_sel:1;
-        /** gpio46_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio46_mcu_wpd:1;
-        /** gpio46_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio46_mcu_wpu:1;
-        /** gpio46_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio46_mcu_ie:1;
-        /** gpio46_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio46_mcu_drv:2;
-        /** gpio46_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio46_fun_wpd:1;
-        /** gpio46_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio46_fun_wpu:1;
-        /** gpio46_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio46_fun_ie:1;
-        /** gpio46_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio46_fun_drv:2;
-        /** gpio46_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio46_mcu_sel:3;
-        /** gpio46_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio46_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio46_reg_t;
-
-/** Type of gpio47 register
- *  iomux control register for gpio47
- */
-typedef union {
-    struct {
-        /** gpio47_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio47_mcu_oe:1;
-        /** gpio47_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio47_slp_sel:1;
-        /** gpio47_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio47_mcu_wpd:1;
-        /** gpio47_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio47_mcu_wpu:1;
-        /** gpio47_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio47_mcu_ie:1;
-        /** gpio47_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio47_mcu_drv:2;
-        /** gpio47_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio47_fun_wpd:1;
-        /** gpio47_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio47_fun_wpu:1;
-        /** gpio47_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio47_fun_ie:1;
-        /** gpio47_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio47_fun_drv:2;
-        /** gpio47_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio47_mcu_sel:3;
-        /** gpio47_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio47_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio47_reg_t;
-
-/** Type of gpio48 register
- *  iomux control register for gpio48
- */
-typedef union {
-    struct {
-        /** gpio48_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio48_mcu_oe:1;
-        /** gpio48_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio48_slp_sel:1;
-        /** gpio48_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio48_mcu_wpd:1;
-        /** gpio48_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio48_mcu_wpu:1;
-        /** gpio48_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio48_mcu_ie:1;
-        /** gpio48_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio48_mcu_drv:2;
-        /** gpio48_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio48_fun_wpd:1;
-        /** gpio48_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio48_fun_wpu:1;
-        /** gpio48_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio48_fun_ie:1;
-        /** gpio48_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio48_fun_drv:2;
-        /** gpio48_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio48_mcu_sel:3;
-        /** gpio48_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio48_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio48_reg_t;
-
-/** Type of gpio49 register
- *  iomux control register for gpio49
- */
-typedef union {
-    struct {
-        /** gpio49_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio49_mcu_oe:1;
-        /** gpio49_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio49_slp_sel:1;
-        /** gpio49_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio49_mcu_wpd:1;
-        /** gpio49_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio49_mcu_wpu:1;
-        /** gpio49_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio49_mcu_ie:1;
-        /** gpio49_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio49_mcu_drv:2;
-        /** gpio49_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio49_fun_wpd:1;
-        /** gpio49_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio49_fun_wpu:1;
-        /** gpio49_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio49_fun_ie:1;
-        /** gpio49_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio49_fun_drv:2;
-        /** gpio49_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio49_mcu_sel:3;
-        /** gpio49_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio49_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio49_reg_t;
-
-/** Type of gpio50 register
- *  iomux control register for gpio50
- */
-typedef union {
-    struct {
-        /** gpio50_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio50_mcu_oe:1;
-        /** gpio50_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio50_slp_sel:1;
-        /** gpio50_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio50_mcu_wpd:1;
-        /** gpio50_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio50_mcu_wpu:1;
-        /** gpio50_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio50_mcu_ie:1;
-        /** gpio50_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio50_mcu_drv:2;
-        /** gpio50_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio50_fun_wpd:1;
-        /** gpio50_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio50_fun_wpu:1;
-        /** gpio50_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio50_fun_ie:1;
-        /** gpio50_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio50_fun_drv:2;
-        /** gpio50_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio50_mcu_sel:3;
-        /** gpio50_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio50_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio50_reg_t;
-
-/** Type of gpio51 register
- *  iomux control register for gpio51
- */
-typedef union {
-    struct {
-        /** gpio51_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio51_mcu_oe:1;
-        /** gpio51_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio51_slp_sel:1;
-        /** gpio51_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio51_mcu_wpd:1;
-        /** gpio51_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio51_mcu_wpu:1;
-        /** gpio51_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio51_mcu_ie:1;
-        /** gpio51_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio51_mcu_drv:2;
-        /** gpio51_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio51_fun_wpd:1;
-        /** gpio51_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio51_fun_wpu:1;
-        /** gpio51_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio51_fun_ie:1;
-        /** gpio51_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio51_fun_drv:2;
-        /** gpio51_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio51_mcu_sel:3;
-        /** gpio51_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio51_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio51_reg_t;
-
-/** Type of gpio52 register
- *  iomux control register for gpio52
- */
-typedef union {
-    struct {
-        /** gpio52_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio52_mcu_oe:1;
-        /** gpio52_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio52_slp_sel:1;
-        /** gpio52_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio52_mcu_wpd:1;
-        /** gpio52_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio52_mcu_wpu:1;
-        /** gpio52_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio52_mcu_ie:1;
-        /** gpio52_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio52_mcu_drv:2;
-        /** gpio52_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio52_fun_wpd:1;
-        /** gpio52_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio52_fun_wpu:1;
-        /** gpio52_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio52_fun_ie:1;
-        /** gpio52_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio52_fun_drv:2;
-        /** gpio52_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio52_mcu_sel:3;
-        /** gpio52_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio52_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio52_reg_t;
-
-/** Type of gpio53 register
- *  iomux control register for gpio53
- */
-typedef union {
-    struct {
-        /** gpio53_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio53_mcu_oe:1;
-        /** gpio53_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio53_slp_sel:1;
-        /** gpio53_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio53_mcu_wpd:1;
-        /** gpio53_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio53_mcu_wpu:1;
-        /** gpio53_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio53_mcu_ie:1;
-        /** gpio53_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio53_mcu_drv:2;
-        /** gpio53_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio53_fun_wpd:1;
-        /** gpio53_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio53_fun_wpu:1;
-        /** gpio53_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio53_fun_ie:1;
-        /** gpio53_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio53_fun_drv:2;
-        /** gpio53_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio53_mcu_sel:3;
-        /** gpio53_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio53_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio53_reg_t;
-
-/** Type of gpio54 register
- *  iomux control register for gpio54
- */
-typedef union {
-    struct {
-        /** gpio54_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio54_mcu_oe:1;
-        /** gpio54_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio54_slp_sel:1;
-        /** gpio54_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio54_mcu_wpd:1;
-        /** gpio54_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio54_mcu_wpu:1;
-        /** gpio54_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio54_mcu_ie:1;
-        /** gpio54_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio54_mcu_drv:2;
-        /** gpio54_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio54_fun_wpd:1;
-        /** gpio54_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio54_fun_wpu:1;
-        /** gpio54_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio54_fun_ie:1;
-        /** gpio54_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio54_fun_drv:2;
-        /** gpio54_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio54_mcu_sel:3;
-        /** gpio54_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio54_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio54_reg_t;
-
-/** Type of gpio55 register
- *  iomux control register for gpio55
- */
-typedef union {
-    struct {
-        /** gpio55_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio55_mcu_oe:1;
-        /** gpio55_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio55_slp_sel:1;
-        /** gpio55_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio55_mcu_wpd:1;
-        /** gpio55_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio55_mcu_wpu:1;
-        /** gpio55_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio55_mcu_ie:1;
-        /** gpio55_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio55_mcu_drv:2;
-        /** gpio55_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio55_fun_wpd:1;
-        /** gpio55_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio55_fun_wpu:1;
-        /** gpio55_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio55_fun_ie:1;
-        /** gpio55_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio55_fun_drv:2;
-        /** gpio55_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio55_mcu_sel:3;
-        /** gpio55_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio55_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio55_reg_t;
-
-/** Type of gpio56 register
- *  iomux control register for gpio56
- */
-typedef union {
-    struct {
-        /** gpio56_mcu_oe : R/W; bitpos: [0]; default: 0;
-         *  output enable on sleep mode
-         */
-        uint32_t gpio56_mcu_oe:1;
-        /** gpio56_slp_sel : R/W; bitpos: [1]; default: 0;
-         *  io sleep mode enable. set 1 to enable sleep mode.
-         */
-        uint32_t gpio56_slp_sel:1;
-        /** gpio56_mcu_wpd : R/W; bitpos: [2]; default: 0;
-         *  pull-down enable on sleep mode
-         */
-        uint32_t gpio56_mcu_wpd:1;
-        /** gpio56_mcu_wpu : R/W; bitpos: [3]; default: 0;
-         *  pull-up enable on sleep mode
-         */
-        uint32_t gpio56_mcu_wpu:1;
-        /** gpio56_mcu_ie : R/W; bitpos: [4]; default: 0;
-         *  input enable on sleep mode
-         */
-        uint32_t gpio56_mcu_ie:1;
-        /** gpio56_mcu_drv : R/W; bitpos: [6:5]; default: 0;
-         *  select drive strenth on sleep mode
-         */
-        uint32_t gpio56_mcu_drv:2;
-        /** gpio56_fun_wpd : R/W; bitpos: [7]; default: 0;
-         *  pull-down enable
-         */
-        uint32_t gpio56_fun_wpd:1;
-        /** gpio56_fun_wpu : R/W; bitpos: [8]; default: 0;
-         *  pull-up enable
-         */
-        uint32_t gpio56_fun_wpu:1;
-        /** gpio56_fun_ie : R/W; bitpos: [9]; default: 0;
-         *  input enable
-         */
-        uint32_t gpio56_fun_ie:1;
-        /** gpio56_fun_drv : R/W; bitpos: [11:10]; default: 2;
-         *  select drive strenth, 0:5mA, 1:10mA, 2:20mA, 3:40mA
-         */
-        uint32_t gpio56_fun_drv:2;
-        /** gpio56_mcu_sel : R/W; bitpos: [14:12]; default: 0;
-         *  0:select function0, 1:select function1 ...
-         */
-        uint32_t gpio56_mcu_sel:3;
-        /** gpio56_filter_en : R/W; bitpos: [15]; default: 0;
-         *  input filter enable
-         */
-        uint32_t gpio56_filter_en:1;
-        uint32_t reserved_16:16;
-    };
-    uint32_t val;
-} io_mux_gpio56_reg_t;
-
-/** Type of date register
- *  iomux version
- */
-typedef union {
-    struct {
-        /** date : R/W; bitpos: [27:0]; default: 2101794;
-         *  csv date
-         */
-        uint32_t date:28;
-        uint32_t reserved_28:4;
-    };
-    uint32_t val;
-} io_mux_date_reg_t;
-
-
-typedef struct {
-    uint32_t reserved_000;
-    volatile io_mux_gpio0_reg_t gpio0;
-    volatile io_mux_gpio1_reg_t gpio1;
-    volatile io_mux_gpio2_reg_t gpio2;
-    volatile io_mux_gpio3_reg_t gpio3;
-    volatile io_mux_gpio4_reg_t gpio4;
-    volatile io_mux_gpio5_reg_t gpio5;
-    volatile io_mux_gpio6_reg_t gpio6;
-    volatile io_mux_gpio7_reg_t gpio7;
-    volatile io_mux_gpio8_reg_t gpio8;
-    volatile io_mux_gpio9_reg_t gpio9;
-    volatile io_mux_gpio10_reg_t gpio10;
-    volatile io_mux_gpio11_reg_t gpio11;
-    volatile io_mux_gpio12_reg_t gpio12;
-    volatile io_mux_gpio13_reg_t gpio13;
-    volatile io_mux_gpio14_reg_t gpio14;
-    volatile io_mux_gpio15_reg_t gpio15;
-    volatile io_mux_gpio16_reg_t gpio16;
-    volatile io_mux_gpio17_reg_t gpio17;
-    volatile io_mux_gpio18_reg_t gpio18;
-    volatile io_mux_gpio19_reg_t gpio19;
-    volatile io_mux_gpio20_reg_t gpio20;
-    volatile io_mux_gpio21_reg_t gpio21;
-    volatile io_mux_gpio22_reg_t gpio22;
-    volatile io_mux_gpio23_reg_t gpio23;
-    volatile io_mux_gpio24_reg_t gpio24;
-    volatile io_mux_gpio25_reg_t gpio25;
-    volatile io_mux_gpio26_reg_t gpio26;
-    volatile io_mux_gpio27_reg_t gpio27;
-    volatile io_mux_gpio28_reg_t gpio28;
-    volatile io_mux_gpio29_reg_t gpio29;
-    volatile io_mux_gpio30_reg_t gpio30;
-    volatile io_mux_gpio31_reg_t gpio31;
-    volatile io_mux_gpio32_reg_t gpio32;
-    volatile io_mux_gpio33_reg_t gpio33;
-    volatile io_mux_gpio34_reg_t gpio34;
-    volatile io_mux_gpio35_reg_t gpio35;
-    volatile io_mux_gpio36_reg_t gpio36;
-    volatile io_mux_gpio37_reg_t gpio37;
-    volatile io_mux_gpio38_reg_t gpio38;
-    volatile io_mux_gpio39_reg_t gpio39;
-    volatile io_mux_gpio40_reg_t gpio40;
-    volatile io_mux_gpio41_reg_t gpio41;
-    volatile io_mux_gpio42_reg_t gpio42;
-    volatile io_mux_gpio43_reg_t gpio43;
-    volatile io_mux_gpio44_reg_t gpio44;
-    volatile io_mux_gpio45_reg_t gpio45;
-    volatile io_mux_gpio46_reg_t gpio46;
-    volatile io_mux_gpio47_reg_t gpio47;
-    volatile io_mux_gpio48_reg_t gpio48;
-    volatile io_mux_gpio49_reg_t gpio49;
-    volatile io_mux_gpio50_reg_t gpio50;
-    volatile io_mux_gpio51_reg_t gpio51;
-    volatile io_mux_gpio52_reg_t gpio52;
-    volatile io_mux_gpio53_reg_t gpio53;
-    volatile io_mux_gpio54_reg_t gpio54;
-    volatile io_mux_gpio55_reg_t gpio55;
-    volatile io_mux_gpio56_reg_t gpio56;
-    uint32_t reserved_0e8[7];
-    volatile io_mux_date_reg_t date;
-} io_mux_dev_t;
-
-
-#ifndef __cplusplus
-_Static_assert(sizeof(io_mux_dev_t) == 0x108, "Invalid size of io_mux_dev_t structure");
-#endif
-
-#ifdef __cplusplus
-}
-#endif