|
|
@@ -217,7 +217,7 @@
|
|
|
#define EFUSE_RD_VOL_LEVEL_HP_INV_V 0x03
|
|
|
#define EFUSE_RD_VOL_LEVEL_HP_INV_S 22
|
|
|
/* EFUSE_RD_CHIP_VER_REV2 : RO ;bitpos:[20] ;default: 8'b0 ; */
|
|
|
-#define EFUSE_RD_CHIP_VER_REV2 0x00000001
|
|
|
+#define EFUSE_RD_CHIP_VER_REV2 (BIT(20))
|
|
|
#define EFUSE_RD_CHIP_VER_REV2_M ((EFUSE_RD_CHIP_VER_REV2_V)<<(EFUSE_RD_CHIP_VER_REV2_S))
|
|
|
#define EFUSE_RD_CHIP_VER_REV2_V 0x1
|
|
|
#define EFUSE_RD_CHIP_VER_REV2_S 20
|